Микропрограммное устройство управления

 

Сеюэ Советсиик

Сециалистнческик

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (i i)968813 (61) Дополнительное к авт. свид-ву . (22) Заявлено 19. 05. 81 (21) 3287415/18-24

"присоединением заявки М (5I)M. Кл.

G 06 F 9/22

3Ьеудератеккквй кемлтет

СССР ю делам лзвбрвтвклй к вткрытл1 (2В) Приоритет

Опубликовано 23. 10.82.Бюллетень Фт 39 (53) УДК 681.325 (088.8) Дата опубликования описания 23 . 1О .82

В. В.Алексеев, В.Н. Ерженинов, В.И. Ключко, .Г.Н. имо Ь р111, и В.С.Харченко

1:; .",з l . -,... (72) Авторы изобретения (71) Заявитель

БЫз" с1 (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

Изобретение относится к цифровой вычислительной технике и может быть использовано при разработке распределенных вычислительных и управляющих систем в качестве микропрограммного устройства управления обработкой данных в процессорных модулях и передачей информации между модулями с защитой от ошибок.

Известно микропрограммное устройство управления, содержащее ком мутатор, регистры адреса и микрокоманд, блок памяти микрокоманд, регистр данных (1.1.

Недостатком устройства является низкая производительность, обусловленная сложностью реализации алгоритмов защиты от ошиЬок и отсутствием средств, обеспечивающих непосредственный прием и передачу данных. эо

Наиболее Ьлизким по технической сущности и достигаемому положительному эффекту к предлагаемому изобретению является устройство,.содержа2 щее коммутатор адреса, первый информационный регистр, последовательно соединенные формирователь адреса микрокоманд, регистр адреса, регистр микрокоманд, Ьлок памяти микрокоманд, регистр микрокоманд, первый выход которого соединен с первым входом формирователя адреса микрокоманд, блок приоритета, вход которого является первым входом устройства, второй ин" формационный регистр, вход которого является вторым входом устройства, а выход - соединен с первым входом блока сравнения L2).

Недостатком устройства является низкая производительность, обусловленная отсутствием специальных средств реализации алгоритмов защиты информа" ции от ошибок и использованием для этого внешних операционных устройств, не ориентированных на данный класс задач, невозможностью использования режимов ожидания, возникающих при управлении выполнением вычислитель3 96881 ных задач, для управления решением задач приема, передачи информации и защиты ее от ошибок и перераспределения вычислительных мощностей процессорного модуля.

Целью изобретения является повышение производительности микропрограммного устройства управления передачей и обработки данных.

Поставленная цель достигается 1О тем, что в устройство, содержащее последовательно соединенные формиро-. ватель адреса микрокоманд, регистр адреса, память минрокоманд и регистр микрокоманд, первый и второй инфор. мационные регистры, блок приоритета, блок сравнения и коммутатор ад-. реса, адресный выход регистра микро" команд подключен к первому входу формирователя адреса микрокоманд, вход блока приоритета подключен к входу, номера датчика информации устройства, вход второго информационно-. го регистра подключен к первому .Информационному входу устройства, а вы- (2$ ход соединен с первым входом блока сравнения, дополнительно введены вход; ной и выходной коммутаторы, блок маскирования информации и коммутатор данных, причем первый вход входного коммутатора подключен к второму информационному входу устройства, управляющий вход входногр коммутатора подключен к выходу номера датчика блока приоритета, выход номера канала которого подключен к первому входу выходного коммутатора, а выход при« знака режима ожидания - к второму входу формирователя адреса микрокоманд, третий вход ко-.орого соединен с входом начального адреса устройства, четвертый вход - с входом логических условий устройства, а пятый вход - с выходом логических условий блока маскирования информации, инфор" мационный выход которого соединен с первыми входами коммутаторов адреса и данных, управляющий выход блока маскирования информации подключен к первому выходу устройства, операционный выход регистра микрокоманд под- SO ключен к первому входу блока маскирования информации, второй вход которого соединен с выходом блока сравнения, выходы первого и второго информационных регистров подключены $$ соответственно к третьему и четвертому входам блока маскирования информации, к вторым и третьим входам ком3 4 мутатора адреса и данных, выход первого информационного регистра подключен к второму входу блока срав- нения, вход первого информационного регистра соединен с первым информационным входом устройства, информационные выходы выходного коммутатора и коммутатора данных подключены к . второму и третьему выходам устройства соответственно, информационный выход входного коммутатора подключен к четвертому входу коммутатора данных, адресный выход коммутатора адреса подключен к четвертому выходу устройства.

При этом блок маскирования информации содержит два дешифратора и два шифратора, причем первый и .второй входы первого дешифратора соединены с первым и вторым входами блока соответственно, третий вход первого дешифратора соединен с первым выходом второго шифратора, а выход - с входом первого шифратора., первый и второй входы nepeoro дешифратора соединены с третьим и четвертым входами блока соответственно, выход второго дешифратора соединен с входом второго шифратора, второй и третий выходы которого соединены с выходом логических условий и с управляющим выходом блока соответственно, выход первого шифратора и выход первого дешифратора соответственно подключены .к информационному выходу блока.

Кроме того, формирователь адреса микрокоманд содержит три сумматора по модулю два и две группы элементов, ИЛИ, причем первый вход формирователя подключен к первым входам первого, второго и третьего сумматоров, по модулю два и элементов ИЛИ первой группы, второй вход формирователя подключен к второму входу первого сумматора по модулю два, третий вход формирователя соединен с вторыми входами элементов ИЛИ первой группы и с первыми входами элементов ИЛИ второй группы, вторые входы которых соединены соответственно с выходами первого. сумматора по модулю два, второго и третьего сумматоров nd модулю два, выходы элементов ИЛИ первой и второй групп подключены к выходу формирователя, четвертый и пятый входы формирователя подключены к вторым входам второго и третьего сумматоров по модулю два соответственно.

5 9688

На фиг. 1 представлена функциональная схема микропрограммного устройства управления, на фиг. 2 - функциональная схема блока маскирования информации, на фиг. 3 - формироватепь .адреса микрокоманд.

Устройство содержит блок 1 приоритетов, входной коммутатор;2, выходной коммутатор 3, Формирователь 4 адреса микрокоманд, регистр 5.адреса, . 1О блок 6 памяти микрокоманд, регистр

7 микрокоманд, информационный регистр 8, блок 9 сравнения, блок 10 маскирования информации, коммутатор

11 адреса, информационный регистр 1$

12, коммутатор 13 данных, информационный вход 14 устройства, вход 15 номера датчика информации устройства, второй выход 16 устройства, информационный вход 17 устройства, 2в первый выход .18 устройства, четвертый выход 19 устройства, третий выход 20 устройства.

Блок 10 маскирования информации (фиг. 2) содержит два дешифратора уу

21, 22, два шифратора 23, 24, входы

25-28 блока, выходы 29-31 блока, Формирователь 4 адреса микрокоманд (Фиг. 3} содержит три сумматора 32-34, две группы элементов ИЛИ 35 зв

36, входы 37-41, выход 42.

Сущность изобретения состоит в повышении производительности микропрограммного устройства управления передачей и обработкой данных. путем реализации алгоритмов защиты информации от ошибок с использованием специализированных микропрограммных средств, ориентированных на -данный класс задач и свободного ресурса оперативной памяти процессорного модуля,"утилизации режимов ожидания, возникающих при управлении вычислительными задачами, для выполнения микропрограмм приема, Передачи и защиты информации от. ошибок. 8 предлагаемом устройстве выполняются микропрограммы управления вы числительными задачами Мв, микропрограммы управления приемом информации от датчиков и передачей ее к по- SO требителям.М„. и микропрограммы выполнения кодирования информации с целью ее защиты от ошибок при передаче в канал М@.

Микропрограммы второй и третьей групп выполняются в режимах ожидания, которые имеют место при управлении вычислительными задачами, а также

13 6 при изменении (увеличении) их приоритета, задаваемым программными средствами. Специфика этих микропрограмм такова, что они могут Ьыть реализованы с использованием внешней оперативной памяти достаточно простыми и бы" стродействующими комбинационными. схемами.

Предлагаемое устройство работает в двух основных режимах - режиме управления вычислительными задачами (реализации микропрограмм Ив}!и в режиме приема, кодирования и переда— чи информации (реализации микропрограмм Мп и Мо), Переход из первого режима во второй может быть осуЩествлен принудительно и при возникновении режимов ожидания в ходе выполнения микропро" грамм М . При этом наступление режима ожидания означает наличие в ходе выполнения микропрограмм М свободного времени и возможности для доступа к оперативной памяти.

Работа устройства в первом режиме состоит в следующем.

По коду операций, поступающему на вход Формирователя 4 и далее в регистр

5, из блока 6 памяти в регистр 7 считывается первая микрокоманда. Сигналы микроопераций подаются в операционное устройство .процессорного модуля, задавая порядок его работы. Адресная часть микрокоманды поступает на формирователь 4, где модифицируется значениями логических условий ° Сформированный код задает адрес следующей микрокоманды, считываемой из блока 6. Да- " лее устройство работает аналогично, последовательно реализуя микропрограммы управления вычислительными задачами, до перехода во второй режим.

Во. второй режим устройство переходит при появлении единичного сигнала на выходе блока 1 приоритета. По этому сигналу формирователь 4 адреса формирует адрес первой микрокоманды, которая считывается затем в регистр

7. По этой микрокоманде блок 10 выдает начальный код., а коммутатор 11 и

13 формируют информационное слово, подаваемое в оперативную память (на выходы 19 20).

В следующем такте преоЬразование (кодирование) информации осуществляется с учетом кодов, считанных из оперативной памяти в регистры 8, 12.

В.регистре 8 записывается закодированное в первом такте слово, а в,ре9688 гистре 12 - номер такта преобразова" ния (и номер датчика информации) .

Блок 9 сравнения анализирует коды ре-; гистров 8 и 12 и вырабатывает сигналы логических условий равенства их 5 соответствующих частей.

Блок 10 по сигналам микроопераций иэ регистра 7 осуществляет маскирование информации, поступающей из регистров 8, 12, и вычисляет новое 16 значение адреса (номера такта) и данных. Кроме того, блок 10 на своем выходе 20 формирует код модификации .адреса следующей микрокоманды и передает его в формирователь 4, В ре» 15 зультате производится модификация ,адреса и из блока 6 памяти считывается очередная микрокоманда, учитывающая- результаты преобразования кода на предыдущем шаге.. 20

Новые значения переменных, вычисленные блоком 10, передаются в коммутаторы 11, 13. Коммутатор 11 передает на:выход 19 адресную часть информации, а коммутатор 13 - вычислен- И ные данные и следующий разряд кода от датчика, поступающего иэ входного коммутатора 2.

Затем из оперативной памяти в регистры 8, 12 считывается следующее 5в преобразованное слово и вновь осуществляется вычисление существующих переменных кода, .к которому присоединяется следующий разряд от датчика информации.

Если устройство одновременно принимает информацию от нескольких датчиков, то входной коммутатор 2 поочередно коммутирует их выходы и".кодирование осуществляется последователь- 4О но для одноименных разрядов этих датчиков. В этом случае в счетчик Ьлока

1 приоритета подаются тактовые импульсы и дешифратор последовательно открывает элементы И коммутатора 2, разрешая прохождение информации от различных датчиков.

После вычисления последних значений переменных, т.е. окончания кодирования информации (например, умножения на образующий полином при циклическом кодировании), коммутатор 13 передает полученный код на выходной коммутатор 3. Коммутатор 3 в соответствии с номером канала передает закодированное сооЬщение.

При приеме и декодировании инфор" мации устройство работает аналогично описанному выше. В этом случае

13 8 блок 10 также осуществляет последовательную оЬработку разрядов (напри-. мер, путем деления на оЬразующий полином при циклическом кодировании).

Таким образом, за счет использования режимов ожидания и решения задач приема, кодирования и передачи информации специальными средствами, сравнимыми по быстродействию с комбинационными схемами, предлагаемое устройство существенно превосходит и известное по производительности.

Использование предлагаемого устройства позволит разрабатывать высокопроизводительные системы обработки . и передачи данных.

Формула изобретения

1, Микропрограммное устройство управления, содержащее последовательно соединенные Формирователь адреса микрокоманд, регистр адреса, память микрокоманд и регистр микрокоманд, первый и второй информационные регистры, блок приоритета, блок сравнения и коммутатор адреса., адресный выход регистра микрокоманд подключен к йервому входу формирователя адреса микрокоманд; вход блока приоритета подключен к входу номера датчика информации устройства, вход второго информационного регистра подключен к первому информационному входу устройства, а выход соединен с первым входом блока сравнения, о тл и ч а ю щ е е с я тем, что, с целью повышения производительности устройства, оно дополнительно содержит входной и выходной коммутаторы, блок маскирования информации и коммутатор данных, причем первый вход входного коммутатора подключен к второму информационному входу устройства, управляющий вход входного коммутатора подключен к выходу номера датчика Ьлока приоритета, выход номера канала которого подключен к первому входу выходного коммутатора, а выход признака режима ожиданияк- второму входу формирователя адреса микрокоманд, третий вход которого соединен с входом начального адреса устройства, четвертый входвходом логических условий устройст" ва, а пятый вход - с выходом логических условий блока маскирования информации, информационный выход ко9688

9 торого соединен с первыми входами коммутаторов адреса и данных, управляющий выход блока маскирования информации, подключен к первому выходу устройства, операционный выход регистра микрокоманд подключен к первому входу блока маскирования информации, второй вход которого соединен с выходом блока сравнения, выходы первого и второго информаци- 36 онных регистров порключены соответственно к третьему и четвертому входам блока маскирования информации, к вторым и третьим входам коммутаторов адреса и данных, выход первого И информационного регистра подключен к второму входу Ьлока сравнения, вход первого информационного регистра соединен с первым информационным входом устройства, информационные m выходы выходного коммутатора и комму. татора данных подключены к второму и третьему выходам устройства соответственно, информационный выход входного коммутатора подключен к чет-2s вертому входу коммутатора данных, адресный выход коммутатора адреса . подключен к четвертому выходу устройства.

2. Устройство по и. 1, о т л и - зв ч а ю щ е е с.я тем, что блок маскирования информации содержит два дешифратора и два шифратора, причем первый и второй входы первого дешифратора соединены с первым и вторым входами блока соответственно, третий вход первого дешифратора соединен с первым выходом второго шифратора, а выход - с входом первого шифратора, первый и второй входы первого дешифратора соединены с третьим и четвертым входами блока соответственно, 1

13 10 выход второго дешифратора соединен с входом второго шифратора, второй и третий выходы которого соединены с выходом логических условий и с управляющим выходом блока соответственно, выход первого шифратора и выход первого дешифратора соответст" венно подключены к информационному выходу Ьлока.

3. Устройство по и. 1, о t л и " ч а ю щ е е с я тем, что формирователь адреса микрокоманд содержит три сумматора по модулю два и две группы элементов ИЛИ, причем первый вход формирователя. подключен к первым входам первого, второго и третьего сумматоров по модулю два и элементов

ИЛИ первой группы, второй вход формирователя подключен к второму Вх0» ду первого сумматора по модулю два, третий вход формирователя соединен с вторыми входами элементов ИЛИ первой группы и с первыми входами эле" ментов ИЛИ второй группы, вторые входы которых соединены соответственно с выходами первого сумматора по модулю два, второго и третьего сумматоров по модулю два, выходы элементов ИЛИ первой и второй групп подключены к выходу формирователя, четвертый и пятый входы формирователя подключены к вторым входам второго и третьего сумматоров по модулю два co" ответственно.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке h 2648456, кл. G 06 F 9/22,1979.

2. Авторское свидетельство CCCP по заявке h 2834705, кл. G 06 F 9/22, 1980 (прототип).