Устройство для умножения

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (63) Дополнительное к авт. свид-вуР М К з (22) Заявлено 20. 05. 81 (21) 3287718/18-24

G F 7/52 с присоединением заявки ¹Государственный комитет

СССР по делам изобретений и открытий (23) Г)риоритетj53) УДК 681 ° 325 (088. 8) Опубликовано 2301.83 ° бюллетень ¹ 3

Дата опубликования описания 2,3.01. 83

О. В. Глушко., В. Ф. Зелтиньш, Л. М. Осинс и Г. С. Тимофеев (72) Авторы изобретения

- Есин Ц 1 Я

04ygpyp

7 - НИХ@ уу (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении арифметических устройств ЦВМ, в системах цифровой фильтрации, в автоматизированных комплексах обработки информации.

Известны последовательные умножители, в которых образуется произведе. ние сомножителей, поступающих последовательным кодом, начиная со старших разрядов, причем интервал времени между моментом выдачи произведения и моментом начала поступления сомножителей велик, так как результат вычислений формируется только после прихода последних младших разрядов сомножителей,,либо сомножители поступают последовательным кодом, начиная с младших разрядов, при этом, частота поступления сомножителей низкая, так как выдача произведения производится последовательным кодом иэ 2 и двоичных разрядов, а коды сомножителей содержат по и двоичных разрядов (1) и P 1.

Наиболее близким к предлагаемому является устройство для умножения, содержащее несколько последовательна .соединенных узлов умножения и шесть электрически с ними связанных шин, первая и вторая шины соединены со входами узлов умножения, третья ши-., на соединяется с одним из входов узла умножения через элемент задержки, четвертая шина связана со вторыми входами узлов умножения, входы узлов умножения соединены через элемент задержки, либо через дополнительный элемент задержки, включенный между первой и второй шинами. Двоичные разряды произведения формируются в узлах умножения путем форьирования .перекрестных произведений соответствующих разрядов сомножителей и их суммирования. На вход устройства для умножения подается непрерывный поток пар сомножителей последовательно и

О,с заданной скоростью, при этом сигналы, соответствующие младшим разрядам, поступают первыми. С выхода устройства выдается последовательный код ,получаемого произведения (3) .

Недостатком этого устройства для умножения является низкая точность произведения, так как результат выдается усеченным, т.е. выдается только и старших разрядов, à п млад- ших разрядов отбрасывается.

991416

Целью изобретения является повышение точности получаемого произведения.

Зта цель достигается тем, что в устройство для умножения, содержащее блоки одноразрядного умножения, чис- 5 ло которых равно количеству разрядов операндов, первый и второй информационные входы каждого блока одноразрядного умножения соединены с входными шинами первого и второго опе- 10 рандов устройства, введены коммутаторы и блок формирования импульсов синхронизации, причем выход каждого блока одноразрядного умножения соединен с информационным входом соответствующего коммутатора, первый выход первого коммутатора соединен с первой выходной шиной устройства, первый выход j-ro коммутатора (j = 2, . ° ., n) соединен с входом переноса (3-1)-го блока одноразрядного умножения (n количество разрядов операндов), второй выход К-ro коммутатора соединен с нходом переноса (K+1)-ro блока одноразрядного умножения, второй выход

n-ro коммутатора соединен с второй выходной шиной устройства, входы управления записью и входы управления . хранением блоков одноразрядного умножения соединены с соответствующими выходами первой и второй групп блока формирования импульсов синхрони. зации соответственно, управляющие входы коммутаторов соединены с соответствующими выходами третьей группы блока формирования импульсов синхро-. - Ф низ ации .

Блок формирования импульсов синхронизации содержит кольцевой распределитель, две группы элементов ИЛИ и две группы триггеров, причем первый40 вход i-ro элемента ИЛИ первой группы соединен с выходом i-ro разряда кольцевого распределителя (i = 1, ..., п), второй вход i-ro элемента ИЛЙ первой группы соединен с выходом (2n — i+1) — 45 го разряда кольцевого распределителя, выходы элементов ИЛИ первой группы соединены соответственно с первой группой выходов блока, первый и второй установочные входы триггеров пер- 50 вой группы соединены с соответствующими входами соответствующих элементов ИЛИ первой группы, выходы триг ðoà первой группы подключены соответственно к третьей группе выходов блока, вторая группа выходов которого соединена соответственно с выходами триггеров второй группы, первый и второй установочные входы первого триггера второй группы соединены с выходами 2n-ro и (n+l)-го разрядов кольцевого распределителя соот. ветственно, первые установочные входы триггеров с второго по (и-1)-й второй группы соединены с выходами соответствующих элементов ИЛИ первой группы, а вторые установочные входы с выходами элементов ИЛИ с первого по (n-2)-й второй группы, первый и второй установочные входы и-го триггера второй группы соединены с выходами n-ro и первого разрядов кольцевого распределителя, входы элементов ИЛИ второй группы соединены с выходами первого и (п+1) -ro разрядов кольцевого распределителя.

На фиг, 1 изображена блок-схема устройства для умножения; на фиг. 2— временная диаграмма сигналов работы устройства; на фиг. 3 — схема блока формирования им ульсов синхронизации, на фиг. 4 — схема коммутатора, на фиг. 5 — схема блока одноразрядного умножения.

Устройство содержит блок 1 формирования импульсов синхронизации, блоки 2 одноразрядного умножения, коммутаторы 3, входные шины 4 и 5 первого и второго операндов. Блок 1 содержит триггеры 6, образующие коль. ценой распределитель 7, элементы

ИЛИ 8, триггеры 9 и 10, Коммутатор

3 содержит элемент HE 11, элементы

И 12. Блок 2 содержит сумматор 13, триггеры 14, элементы И 15, элементы 16 задержки.

Устройство работает следующим образом.

На шины 4 .и 5 последовательным кОдом из и двоичных разрядов посту- пают первые два сомножителя — аgò ° ° ° p Ba

H В = (Ь Ьи г - ° ° g Ьо>(см. также временную диаграмму сигналов на фиг. 2 для случая n = 4) . В первом такте работы по сигналу из блока 1, поступающему на первый вход первого блока 2, происходит, запись ао и Ь„ по соответствующим входам, Аналогичным образом во втором такте происходит запись а и b âo второй блок 2 и т.д., в и-м такте происходит запись а и Ьи „в последний блок 2.

Сигналы, по которым осуществляется запись пар разрядон сомножителей, выдаются с выходов элементов ИЛИ 8.

Злементы ИЛИ 8 управляются сигналами с выходов D-триггеров 6, которые образуют распределитель 7. Длительность хранения разрядов сомножителей в блоках 2 равна времени формирования перекрестных произведений и задается длительностью импульсов, поступающих с блока 1 на соответствующие входы блоков 2. Зти импульсы выдаются с выходов RS-триггеров 9.

Начиная с (и+1)-ro такта работы на шины 4 и 5 поступает нторая пара сомножителей, разряды которых по сигналам с блока 1 записываются н блоки 2, начиная с последнего. С ныхода первого блока 2 происходит поразрядная ныдача произведения С = < С,, Сдц, ..., С т первой пары сомножй

991416 телей, а с выхода последнего блока 2-, произведение второй пары сомножителей. При поступлении очередных пар сомножителей работа устройства аналогична ранее рассмотренному. Поочередная выдача произведений осущест- вляется переключением коммутаторов

3 входов и выходов блоков 2. Коммута- торы 3 управляются импульсами, поступающими с выходов RS-триггеров

10 (фиг. 3) блока 1. Управление ком-: мутаторами 3 осуществляется таким образом, что первые и тактов последовательно подключают выход р-го коммутатора 3 к выходу (р -1)-го блока 2 (р. = 1, 2, ..., n-1), а последующие и тактов — выход q-го коммутатора 3к входу (q-1)-ro блока 2 (q = n-3». п-2» ° ° °, 0) °

Йспольэование коммутаторов блока формирования импульсов синхронизации-.отличает данное устройство от известного, так как формирует 2празрядное произведение, а известноеи-разрядное (n младших разрядов отбрасываются). Таким образом, точность получаемого произведения по отношению к известному повышается на величину, кОторая для чисел по абсолютной величине меньше единицы оценивается выражением (1-2" ) .2

Частота поступления пар сомножителей при этом у данного устройства по сравнению с известным не изменяется.

Формула изобретения

1. Устройство для умножения, содержащее блоки одноразрядного умноже ния, число которых равно количеству разрядов операндов, первый и второй информационные входы каждого блока одноразрядного умножения соединены с входными шинами первого и второго операндов устройства, о т л и ч а ющ е.е с я тем, что, с целью повышения точности» в устройство введены коммутаторы и блок формирования импульсов синхроиизации, причем выход каждого блока одноразрядного умножения соединен с информационным входом соответствующего коммутатора, первый выход первого коммутатора соединен с первой выходной шиной устройства, первый выход j-го коммутатора (j

2, ..., n) соединен с входом переноса (j -1)-го блока одноразрядного умножения (n — количество разрядов операндов), второй выход К-го коммутатора соединен с входом переноса (К+1)-ro блока одноразрядного умно1

1 ходами n-ro и первого Разрядов кольцевого распределителя, входы элементов ИЛИ второй группы соединены с выходами первого и (n+1)-ro разрядов кольцевого распределителя.

Источники информации, 55 принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 520598, кл. G 06 F 7/бб, 1973.

2. Авторское свидетельство СССР

-,Р 662939, кл.. G 06 F 7/52, 1977.

3. Патент CMA 9 4041297, кл. 253-164, опублик. 1977 (прототип). жения, второй выход п-го коммутатора соединен,с второй выходной шиной устройства, входы управления записью .и входы управления хранением блохов ,одноразрядного умножения соединены

5 с соответствующими выходами первой и второй групп блока формирования импульсов синхронизации соответственно, управляющие входы коммутаторов

1 соединены с соответствующими выходами

10 третьей группы блока формирования импульсов синхронизации.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок формирования импульсов синхронизации

15 содержит кольцевой распределитель, две группы элементов ИЛИ и две группы триггеров, причем первый вход

i-го элемента ИЛИ первой группы соединен с выходом 1-ro разряда коль 70 цевого распределителя (1 = 1, ..., п), второй вход i-ro элемента ИЛИ первой группы соединен с выходом (2n - i+1)-ro разряда кольцевого распределителя, выходы элементов ИЛИ у5 первой группы соединены соответственно с первой группой .выходов блока, первый и второй установочные входы триггеров первой группы соединены с соответствующими входами соответ 0 ствующих элементов ИЛИ первой группы, выходы триггеров первой группы подключены соответственно к третьей группе выходов блока, вторая группа выходов которого соединена соответ35 с венно с выходами Ри еРов в оро группы, первый и второй установочные входы первого триггера второй группы соединены с выходами Zn-ro и (и+1)-гс разрядов кольцевого распределителя

40 соответственно, первые .установочные

0 входы триггеров с второго по (n-1)-й второй группы соединены c,âûõoäàìè соответствующих элементов ИЛИ первой группы, а вторые установочные входыс выходами элементов ИЛИ с первого

45 по (п-2)»й второй группы, первый и второй установочные входы n-ro триггера второй группы соединены с вы991416 дф) а@) тЯ)

Ю

ыФl

IxZ?t

ЫР(graf йМl

< u> < o u @ uq u< n> n ф и, о, а u uo a; cr, î ñ

4 А б r 44-АA AI AS 4ЖАд г sr с 4 *

Cî 4t

У r C Cs CENCE C Cr Co 6 i р 4 4j Pg Cj, Co i C> Cg дал E

991416

Составитель В. Березкин

Редактор Т. Кугрышева Техред Т.Фанта Корректор M. 1Иароши

Заказ 135/67 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. ужгород, ул. Проектная, 4