Устройство для моделирования нейрона

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (lt>991449

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву

{22) За" влево 28.02.80 (21) 2889909/18 24 (51) М. К .

0065 7/60 с присоединением заявки № (23) Приоритет

Гевудзретаеай кеиитвт

CCCP.

Опубликовано 23.01.83. Бюллетень № 3

Дата опубликовании описании 23.01.83 . (53) УДК681. .ЗЗЗ (088.8) ао аелаи ктебретекнй и еткритий

1 =..-.-.-.--.":" -..... т ( ((й т ....,. . „. (72) Автор изобретения

И. Н. Сытенко

-(71) заявитель

Ф (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ НЕЙРОНА

Изобретение относится к устройствам моделирования нервной системы и может . быть использовано в системах распознавания образов и управления.

Известно, устройство для моделирования нейрона, состоящее из блока сравнения, формирователя выходных импульсов, формирователя порога, блока управления резисторными элементами, аддитивного сумматора, соединенных с ним блоков моделирования синаптических элементов, каждый из которых включает резисторный элемент, соединенный с ним выходом накопитель, входы которого соединены с внешним входом устройства для моделирования нейрона и с блоком управления резисторными элементами $1).

Недостатком известного устройства является невозможность осуществления нелинейного анализа пространственновременных образов. Так как это устройство не способно распознавать временные образы и в- нем отсутствует взаимодействие между блоками моделирования синаптических элементов, то суммарный сигнал, сравниваемый с пороговым значением, равен сумме входных сигналов,- каждый иэ которых взят с учетом состояния соответствующего ему резисторного элемента и без учета других сигналов, что является свидетельством линейности анализа пространственных образов.

Недостатком известного устройства является также низкая динамичность запоминания, так как изменение состояний . резисторных элементов происходит толь ко после проведения полного анализа распознаваемого образа.

Наиболее близким техническим решением к изобретению является устройство для моделирования нейрона, содефкатпее

И аддитивных сумматоров, схему сравм пения, выход которой подключен непоорецственно к входу формирователя сигнала управления резисторными элементами, через формирователь порога - к первому своему входу и через формирователь выходного сигнала — к выходу устройс ва, и и групп блоков моделирования синаиса, причем каждый блок моделирования сииапса состоит из элемента задержки и накопителя, выход которого подключен к управляющему входу резисториого элемента, вход которого через буферный каскад соединен с соответствующим входом устройства 1 2)

Недостатком этого устройства является линейность анализа образов, так как оно представляет собой устройство, линейно объединяющее посредством сум.матора более простые устройства, в которых также с пороговым значением сравнивается сумма сигналов, каждый из которых взят с учетом состояния соответствующего ему резисторного элемента независимо от других сигналов, что доказывает линейность анализа, распознаваемого образа.

К недостаткам этого известного устройства также относится низкая динамичность запоминания, потому, что состояние резисторных элементов изменяется также только иод действием выходного сиГнапа °

Ыепь изобретения — повышение точности моделирования за счет обеспечения нелинейности анализа пространственно-временных образов и повышения динами шос и запоминания.

Поставленная цель достигается тем что в устройстве, содержащем И аддитивиых сумматоров, схему управления, выход которой подключен непосредственно к входу формирователя, сигнала управления резисторными элементами> через формирователь порога — к первому своему входу и через формирователь выходного сигнала — к выходу устройства, и

11 групп блоков моделирования синапса, причем каждый блок моделирования сииапса состоит из элемента задержки и накопителя, выход которого подключен к уиравляЮщему входу резисторного элемента, вход которого через буферный каскад соединен с соответствующим входом устройства, введены элементы задержки, а в каждый блок моделирования син;щса — элементы И, аддитивиые сумматоры через элементы задержки соединены последовательно, выход последнего аддитивного сумматора подкшочен к второму входу схемы сравнения, выход формирователя сигнала управления резисторпыми элементами соединен с первыми входами накопителей иосиед440 4 ней группы блоков моделирования сииаиса и входом последовательно соединенS

15 14, диода 15 и транзистора 16.

Устройство для моделирования нейро50

40 ных элементов задержки, выход каждого из которых соединен с первыми входами накопителей соответствующей группы блоков моделирования сииапса, выход резисторного элемента каждого блока моделирования синапса через соответствующий элемент задержки подключен к соответствующему входу соответствующего аддитивного сумматора, выход которого соединен с первыми входами элементов.И соответствующей группы блоков моделирования синапсов, вход буферного каскада каждого блока моделирования синапса подключен к второму входу элемента И, выход которого соединен с вторым входом накопителя.

Кроме того, накопитель каждого блока моделирования синапса выполнен на транзисторе, между эмиттером и коллектором которого подключен конденсатор, база транзистора подключена к первому входу накопителя, эмиттер соединен с выходом накопителя, а коллектор подключен через резистор к шине нулевого и потенциала и через встречно включенный диод — к второму входу накопителя.

На фиг. 1 изображена блок-схема устройства для моделирования нейрона; на фиг. 2 — принципиальная схема накопителя.

Устройство для моделирования нейрона состоит из формирователя 1 сигнала управления резисторными элементами; бл< ков 2 моделирования синаисов (фиг. 1 ), содержащих буферные каскады 3, элементы И 4,:накопители 5. резисторные элементы 6, элементы 7 задержки, аддитивных сумматоров 8, элементов 9 задержки, схемы 10 сравнения, формирователя 11 выходного сигнала, и формирователя 12 порога. Накопитель 5 (фиг. 2) состоит из конденсатора 13, резистора на работает следующим образом.

На входы блоков 2 моделирования синапсов поступают входные сигналы и инвертированные (тормозные синаисы) или неинвертированные (возбуждающие . синапсы) в буферных каскадах 3 проходят через резисторные элементы 6 и элементы задержки 7 в аддитивные сумматоры 8, где происходит их сложение по амплитуде и знаку, и суммарный сигнал через элементы 9 задержки, проходит в следующий аддитывный сумматор 8, а

Устройство для моделирования нейрона производит анализ и запоминание пространственной составляющей пространств венно-временных образов посредством пространственного суммиров апия входных сигна юв с различным изменяемым весом в результате использования управляемых резисторных элементов 6, и ана55

5 91, из последнего адцитивного сумматора 8 сигнал идет в схему 10 сравнения, где происходит сравнение суммарного входного сигнала с пороговым значением, превышение которого поступает B Ьормнрователь 11 выходного сигнала ., в формирователь 12 порога, который передает в схему 10 сравнения новое пороговое значение сигнала, и в блок 1 управления резисторными элементами, из . которого непосредственно или через элементы 9 задержки сигнал поступает на входы накопителей 5, а именно на базу транзистора 16 (фиг. 2). Далее, и зависимости от совпадения (возбуж 15 дающий синапс) или несовпадения (тормозной синапс) входного сигнала и сит нала, выходящего из сумматора 8, что определяется отсутствием или наличием инверсии на выходе элемента И 4, сит - 20 нал может пройти через накопитель 5 (через диод 15 и конденсатор 13, зарядить конденсатор 13) и изменить состояние резисторного элемента 6 (фиг. 1), но через резистор 14 (фиг. 2) происко- 25 дит разряд конденсатора 13, поэтому резисторный элемент 6 постепенно приходит в прежнее состояние. Таким образом, устройство для моделирования нейрона обладает мгновенным запомина- 5п кием взаимосвязи признаков анализирующего образа, кратковременной памя-. тью и забыванием. Однако при превышении порогового значения суммарным сигналом блок 1 управления резисторными элементами непосредственно или посредством элементов 9 задержки посылает сигнал на входы накопителей 5 па базу транзистора 16 (фиг. 2),.через который при его открытии происходит разряд кон- 4 денсатора 14,) вследствие чего состояние резисторных элементов 6 (фиг. 1) будет зафиксировано в новом положении, т.е. устройство для моделирования нейрона обладает долговременной памятью.

Элементы 9 задержки B выходной цепи блока 1 управления резисторными элементами обеспечивают рациональное распределение памяти устройства для моде-". лирования нейрона.

50 логичные операции с временной сос-.авляк щей пространственно-времеинык образов устройство для моделирования нейрона производит посредством временного суммирования, т.е. посредством суммирования сигналов с различной величиной задержки, которая определяется положением входа конкретного сигнала относительно элементов 9 задержки.

Нелинейный анализ образов устройство для моделирования нейрона производит следующим образом. Сигнал с вкода проходит через блок 2 моделирования синапса, аддитивные сумматоры 8 и элементы 9 задержки к входу других сигналов, т.е. проходит через элементы

И 4 и накопители 5 на управляющие входы резисторных элементов 6 и изме» няет их состояния, поэтому соответствующие входные сигналы будут просуммированы с учетом стабильного состояния. резисторнык элементов 6, выражающим собой обученность устройства для моделирования нейрона, и с учетом изменений состояний резисторных элементов 6, под действием других входных сигналов, которые отражают реальную взаимосвязь в пространстве и времени отдельнык признаков распознаваемого образа.

Нелинейность анализа образов, и более высокая динамичность запоминания позволяет устройству для моделирования нейрона по сравнению с известными уст ройствами производить более глубокий анализ взаимосвязи признаков образов, повысить эффективность распознавания образов и ускорить обучение. формула изобретения

l. Устройство для моделирования нейрона, содержащее И аддитивных сумматоров, схему сравнения, выход которой подключен непосредственно к входу формирователя сигнала. управления резисторными элементами, через формирователь порога — к первому своему входу и через формирователь выходного сигнала — к выходу устройства, и И групп блоков моделирования синапса, причем каждый блок моделирования синапса состоит из элемента задержки, и накопите- ля; выход которого подключен к управляющему входу резисторного элемента, вход которого через буферный каскад соединен с соответствующим входом устройства, о т л и ч а ю щ е е с я тем, что, с целью увеличения точности

449 8 ми элементов И соответствующей группы блоков- моделирования синапоа, вход буферного каскада каждого блока моделирования синапса подключен к второму входу элемента И, выход которого соединен с вторым входом накопителя.

2. Устройство по п.1, о т л и ч а -. ю щ е е с я тем, что накопитель каждого блока моделирования синапса выполнен на транзисторе, между эмиттером и коллектором которого подключен конденсатор, база транзистора подключена к первому входу накопителя, эмиттер транзистора соединен с выходом накопителя, коллектор подключен через резистор к шине нулевого потенциала и через встречно включенный диод — к второму входу . накопителя.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР .¹ 512478; кл. 6.06G 7/60, 1974.

2. Авторское свидетельство СССР по заявке ¹ 2607557/18-24, кл, GOGG 7/60 (прототип).

7 моделирования за счет обеспечения нелинейности анализа пространственно-временных образов и повышения динамического запоминания, в него введены элементы задержки, а в каждый блок модулирования синапса — элементы И, аддитивные сумматоры через элементы задержки соединены последовательно, выход последнего аддитивного сумматора подключен к второму входу схемы сравнения, выход формирователя сигнала управления резисторными элементами соединен с первыми входами накопителей последней группы блоков моделирования синапса, и с входом последовательно соединенных элементов задержки, .выход каждого из которых соединен с первыми входами накопителей соответствующей группы блоков моделирования синапса, выход резисторного элемента каждого 20 блока моделирования синапса через соответствующий. элемент задержки подключен к соответстующему входу соответствующего аддитивного сумматора, выход которого соединен с первыми входа- 25

ВНИИ

Тира

Филиал ППП Патент", г. Ужгород, ул. Проектная, . 4