Многоразрядное устройство для сложения и вычитания

 

ОП ИСАНИЕ

ИЗОЬРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических . Республик

«ii;993264 (6l } Дополнительное к авт. свид-ву— (53)М. Кл. (22}Заивлено 23.07.81 (21} 3320300/18-24 с присоединениеат заявки №вЂ” (23} Приоритет

6 06 F 11/08

Гесударетвеннмй комнтет (53) УДК681 3 (088. 8) кв делам нзабретеннй и открытии

Опубликовано 30.01.83. Бюллетень № 4

Дата onóáëèêoâàííÿ описания 30.01.83. (72) Авторы изобретения

В. И. Кочергин и С. В. Кульбицкий (7! ) Заявитель (54) МНОГОРАЗРЯДНОЕ УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ

И ВЫЧИТАНИЯ

Изобретение относится к вьтчислительной технике, может быть использовано в арифметических устройствах электронных вычислительных машин и цифровых следящих системах управления и предназначено в основном цля систем счисления с основанием и 7 2.

Известны устройства цля сложения и вычитания, использующие системы счнс о пения с основанием n 2, имеюшие различное исполнение цля операции сложения и вычитания. Устройства работают в обью ком позиционном коде и представляют собой матрицы размерами и х n (n - ос15 нование системы счисления), в узлах которых расположены цвухвхоцовые элементы И (1 .

Указанные устройства требуют больших аппаратурных затрат и в них отсутствует возможность контроля правильнос ти выполнения операций сложения q вычитания.

Наиболее близким по технической сущности к предлагаемому является уст ройство, которое применимо цля систем с любым основанием, содержашее в каждом разряде сумматор, блок сложения перено - са, преобразователь первого операнда в обратный коц, преобразователь второго операнца в обратный коц, блок формирования сигнала переноса и преобразователь коца суммы в обратный коц, причем axon преобразователя является первым вхоцом устройства, а выход этого преобразователя поцключен к первому вхоцу сумматора, ахоп преобразователя второго операнда в обратный коц является вторым входом устройства, а выход этого преобразовате ля попключен к второму вхоцу сумматора, выход которого подключен к первому входу блока сложения переноса, второй вхоц которого подключен к входной шине сигнала переноса из предыдущего разряда, а выхоц поцключен к преобразователю кода суммы в обратный коц, выхоц кото» рого является выходом устройства. Пер .ф 4 сложения, второй выхоц блока сравнения операнцов является выхоцом знака результата устройства, выход формирователя сигнала переноса -го блока сложения (1 < 1 < К-1) соединен с вхоцом узла сложения переноса (1 + 1)-го блока сложения, введены в каждый блок сложения регистр, узел контроля и четыре сумматора по модулю цва, причем в кажцом блоке сложения выходы первого и .второго суммагоров по моцулю два соецинены с входами первого и второго преобразователей прямого кода s обратный соответственно, выхоцы третьего и чет1 вертого сумматоров по моцулю цва соецинены соответственно с вторым и третьим входами формирователя сигнала переноса, группа выхоцов сумматора соединена с первой группой входов регистра, группа выхоцов когорого соединена с группами входов узла контроля и узла сложения переноса, третий выхоц блока сравнения операнцов соецинен с первыми вхоцамипервого и третьего сумматоров по моцулю цва всех блоков сложения, четвертый выхоц блока сравнения операнцов соединен с первыми вхоцами второго и четвертого сумматоров по модулю цва всех блоков сложения, в кажцом блоке сложения вторые входы третьего и четвертого сумматоров по моцулю два соецинены с вхоцами старших раэряцов группы входов первого и второго преобразователей прямого кода в обратный соответственно, первый вхоц устройства соединен с вторыми входами первого и второго сумматоров по модулю цва, входами регистров и первыми вхоцами узлов контроля всех блоков сложения, второй вхоц устройства соединен с вторыми вхоцами узлов контроля всех блоков сложения, вторые группы вхоцов регистров всех блоков сложения являются управляющими вхоцами устройства, выхоцы узлов контроля всех разряцных блоков сложения являются выхоцами неисправности устройства. !

Кроме того, узел контроля содержит регистр, группу сумматоров по моцулю цва, элемент ИЛИ, элемент И, причем первые вхоцы сумматоров по моцулю цва группы соецинены с входами данных соответствующих разряцов регистра и обра эуют группу входов узла контроля, выходы регистра соецинены с вторыми вхоцами соответствующих сумматоров по моцулю цва группы, Bblxonbl которых соецинены с входами элемента ИЛИ, выхоц когорого соединен с первым входом элемента И, Известное устройство цля сложения и вычитания не позволяет осуществлять контроль правильности выполнения операций сложения и вьгчитания, быстро обнаруживать и отключать вышецшие из строя элементы сумматора.

I

1Лель изобретения — повышение цостоверности вычислений.

Поставленная цель достигается тем, что в многораэряцное устройство для сложения и вьгчитания, содержащее блок сравнения операнцов и К блоков сложения, каждый из которых соцержит сумматор, три преобразователя прямого хода

30 в обратный, формирователь сигнала переноса, узел сложения переноса, причем входы блока сравнения операнцов являются вхоцами первого и второго операндов устройства, вхоцы первых преобразователей прямого коца в обратный всех блоков З5 сложения соединены с входами соответствующих разряцов первого операнца устройства, вхоцы вторых преобразователей прямого коца в обратный всех блоков сложения соецинены с вхоцами соответст- 40 вующих разряцов второго операнца устройства, выходы третьих преобразователей прямого zona в обратный всех блоков сложения являются выхоцами результата устройства, в кажцом блоке сложения первая и вторая группы вхоцов сумматора соецинены с группами выходов первого и второго преобразователей прямого кода в обратный соответственно, группа входов третьего преобразователя прямого коца в обратный соединена с группой выхоцов узла сложения переноса, старший разряд группы выходов узла сложения переноса соединен с первым входом формирователя сигнала переноса, первый Ы выхоц блока сравнения операнцов соецинен с входами третьих преобразователей прямого хода в обратный всех блоков

3 99326 вый, второй и третий входы блока формирования переноса подключены к выходным . шинам соответственно преобразователей первого и второго операнда в обратный код и блока сложения переноса, а выход блока формирования переноса поцключен к выходной шине сигнала переноса в последующий разряд. Формиоование сигналов 2,„, Z 4,, Z, поцаваемых на управляющие входы соответственно преобраэова- 1О телей кода первого, вгорого операнца и ) кода суммы в обратный ход, осуществляется блоком сравнения операндов t 23 .

35 цы подаются сигналы пятых фаз операнцов и сигнал пятой фазы узла 15 сложения пе реноса.

В кажном блоке сложения устройства щ установлены четыре сумматора 8 — 11 по модулю цва. Сумматоры 8 и 9 по мо. дулю цва управляют сменой кодов в преобразователях 5 и 6 соответственно, цля чего на их первые вхоцы подаются

2g сигналы 2, и Z+ третьего н второго выхоцов блока 1 сравнения операнцов, который на первом выхоце формирует также сигнал 7,управляюший работой третьего преобразователя 7 прямого коца в обратный, а на вторые входы. сумматоров 8 и 9 по модулю два подается первый им -. пульс опроса H Сумматоры 10 и 11 по модулю цва управляюг работой форМи рователя 16 сигнала переноса, суммируя

35, по модулю 2 соответственно сигналы ! 2с, и с, 2,и Ь .

Узел 12 контроля подключен к выхоцу регистра 14 и управляется первым и вторым импульсами опроса, которые поступа ао ют с первого и второго входов устройства соответственно. По первому импульсу опроса в узле 12 контроля осуществляется поразряцное сравнение сигнала с вы»

1 1 ( хоца сумматора 13 < „, с, .ey y $5 и

45 сигнала, преобразованного во вспомогательный код. С приходом второго импульса опроса результат этого сравнения поступает на выхоц узла 12 контроля в

1 вице с(гнала М, который несет информацию о правильности выполнения операции сум50 мирования операндов Я и Ьк . Общий для всех блоков сложения блок 1 сравнения операндов формирует сигналы 2,„, 2 g, 2 и знак выходного числа о, . На его входы подаются сигналы операндов А и Ь

55 сигналы знаков операндов aL „и с(g. Блоки 2 - 4 сложения имеют вхоцные шины операнцов Ак и 9<, шины отключения и и вьасоциые шины результата сложения

5 993 выхоц когорого является выходом узла контроля, управляющий вхоц регистра и второй вход элемента И являются соответственно первым и вторым входами узла контроля.

Устройство может функционировать в любом коце и системе счисления с лю. бым основанием. В качестве примера уцобнее рассматривать работу устройства . в многофаэном хопе, поскольку этот код обладает высокой контролеспособностью и возможностью исправления ошибок любого арифметического или логического устройства. Эти свойства многофазного коца связаны с его структурой.

Примем основание системы г(. равным десяти (пятифазный код).

На фиг. 1 изображена структурная схема устройства; на фиг. 2 — функциональная схема преобразователя прямого пятифазного.кода в обратный;- на фиг. 3— функциональная схема двух раэряцов регистра; на фиг. 4 — функциональная схема узла контроля; на фиг. 5 - временная диаграмма работы узла контроля.

Устройство содеркит блок 1 сравнения операнцов, блоки 2 - 4 сложения, преобразователи 5 — 7 прямого (пятифазного) коца в обратный, сумматоры 8 - 11 . по моцулю цва, узел 12 контроля, сумматор 13, регистр 14, узел 15 сложения переноса, формирователь 16 сигнала переноса.

Преобразователь прямого пятифазного коца в обратный соцержит элементы

2И-ИЛИ 17 — 21 и элемент ИЛИ HE 22.

Два разряда регистра 14 соцержат цва

gS григгера 23 и 24, состояшие из элементов И-НЕ 25 — 28, цва узла

29 и 30 управления, состоящие из эле ментов И HE 31-38, и элемент ИЛИ HE

39.

Узел 12 контроля содержит регистр

40, группу 41 сумматоров по модулю цва, элемент ИЛИ 42, элемент И 43.

Блок сложения соцеркит сумматор 13, на входы которого через преобразователи

5 и 6 прямого пятифазного кода в обратный подаются операнцы М, и Вк, представленные в пятифазном коде. На выходе сумматора установлен регистр 14., который управляется первым импульсом опроса H поступающим с первого входа устройства. При отсутствии Я„в триггеры. регистра записываются сигналы (I f(Я (= Я.(Я(р с " = с . При напичии H в регистр записывается вспомогательный коц.

На выходе регистра расположен узел

15 сложения переноса, осуществляющий сложение выходных сигналов регистра

14 и сигнала переноса Р (.иэ прецыцу щего разрядного блока. Результат сложе ния (Д; q, ...,(ф подается на вхоцы третьего преобразователя 7 прямого няти1фазного коца в обратный, выхоц когоро го является выходом результата даннЮю разряда устройства. (Формирователь 16 сигнала переноса вырабатывает сигнал переноса Рк в,последующий разряд. Для этого на его вхоЛогическое выражение результата сложения чисел A и В в многофазном ко15 де с любым основачием можно представигь в матпичной форме записи

Ц„=1v2ч...ч5; qã-2чЗЧ...ч6;

$ =3Ч4 ч...ч1; (), =4ч 5 ч.. v9;

g =5v 6v .. ч9. (1)

Логические выражения сигналов фаз ре- щ зультата сложения буллит иметь следующий вид:

Ю

q, -Ь Ь чЬ Ь а чЬ Ь а чЬ Ь а ч

1 25 234 343 5 2

2 3 4 3 4 3

ЧЬ5 Ь с „чЪ Ь с1 ЧЬ Ь О ЧЬ Ь а ч гЗ

ЧЬЬ а чЬЬа

4 5 2 5 1

g — а Ь Ьа чЬЪц чЬЪач

2 1 21 2 35 344 4 чЬ5Ь а чЪ о а ЧЬ Ь а ч.о Ь с(ч щ

1 2 1 2 2 3 5 3 4 чь4Ь593v Ь5Ь а (3 .I 2 v Ь: о(ь Ь а v b Ь ц ч

2 2 3 1 345 454

ЧЬЬ д чЪЬа ЧЬЬачЬЬа ч з

1312223134 ч)р Ь с(vЬ ЬО

54 13

q, =ЪЬ а ЧЬ Ьа ЧЬЬц чЬЬа v

4 1 2 3 23 2 341 455 чЬ Ь «(ЧЬ Ь ц ЧЬ Ь а чЬ Ь g v

Ф 1 23 232 3 4 1 чЬЬ ct vb Ьа

4 5 g 5 1 4 г 4ЬЬ3а 3Ь Ь Ь а

1 4 233 342 4 51

5Ь105чЬ Ь Й ЧЬ Ь а ч5 Ь ц

1 1 24 23 3 342 чЬ Ь а vb5ЬЦ5

6 ((л j — . ""- (и

1 1 8 j=-1 2,,m

me ; - квадратная матрица размерами

tn х m, элементами которой являются конъюкции второго ранга из ряда

При i -1 элементы конъюкций равны и первая строка матрицы А1 представляет собой первые гп элементов ряда (4). Последующие строки матрипы 1образуются сдвигом на единипу элементов ряда (4) слева направо по кругу, следовательно, а а п11" 2 а .1 am " l3

«4 cl ...а (и-1 tA-2"2

% а

"т

При (i1 строки каждой последующей матрицы образуются сдвигом на единицу

45 вторых элементов конъюкций в строках предыдущей матрицы слева направо по кругу. Тогда "1 "m

CI а атпатп 1

TA-1 ап о(... 0(0

1 3 2

Ъ

Ф

Ь. 3а

cI

-1 m

m а

2 3 с а с „

2 0

7 993264 8

Я„и сигнала контроля Мк. Разряды сое- Из логических выражений (2) очевиддинены между собой по шинам переноса. на реализация принципиальной схемы сумРассмотрим более подробно принципы матора, работающего в многофазном копостроения H Работу отдельных блоков де. Такой сумматор представляет собой устройства Контролируемым узлом каждо. . ф матрипу размерамй и х щ,в узлах которой го блока .сложения устройства является расположены трехвходовые элементы И, сумматор 13. Необходимость первоочеред на входы когорых подаются сигналы фаз ного контроля именно сумматора объяс операндов А и Q или их инверсии. Выходы, няется тем, что он наиболее сложен и . .элементов И каждого столбда матрипы требует самых больших из всех узлов 10 объединяются с помощью десятивходовых устройства аппаратурных затрат. элементов ИЛИ„

Связь между цифрами десятичного кода и сигналами фаз пятифазного кода выражается следующим образом:

9 993264 10

1 3

2, Ф

1 2

Ъ2 Ьб

Sm„Ь Ьщ b1 ) 4I

2 в ° -, Ртт| — п

« -В я и

2 1, а °

25

55 8 ° в (3) представляет собой матрицу

1 столбец, элементами которой являются конъюкпии второго ранта иэ ряда

Ъ, Ь, ... Ь|т|, Ъ.|, ЬР,, Ътт|. (5

При» м члены конъкжпий равны . .и столбец матри Stn представляет

Преобразование прямого многофазного

zona в обратный и наоборот осушествляется следуюшим образом:

O «»- — 0

I » с||-

t с» . с», <1 O или цля пятифазного кода с»„— 0 ct4 с» —,.»

2 3 5 5 ° с{ — Ьс»

Преобразование прямого пятифазного кода в обратный выполняется преобразо вателями 5 — 7 (фиг, 2), Каждый преобразователь прямого zona в обратный состоит иэ инвертора и пяти элементов

2И-ИЛИ 17 — 21,— на входы -которых подаются сигналы пр мого кода а| . с|2 ° ..., б, |:»5, а с выхоца снимаются csr палы обратного пятифазного кода q, ct, ..., а . Преобразование zona осушествляется только при наличии управляюшего сигнала Ес|= 1. Если Z< = О, | | то м — с|| з ы » -с»я. з а з с»5 с(5 °

Формирователь 16 оигнала переноса опи сывается алгоритмом—

Рк= Лм"". -или для пятифазного кода

Р =с» 5 мс» чЬ ц, (6)

Узел 15 сложения переноса осущест - вляет сложение сигнала переноса ss ре» цьтцушего разряда а выхоцных сигналов, сумматора. Он прецставляет собой. матри пу цвухвходовых логических элементов:

И размерами 2х »Tt . Выходы элементов . И каждого столбца матрицы обьединяются двухвхоцовыми элементами ИЛИ. В обсобой первые m элементов ряда (5).

При ) < m вторые элементы коиьюкций об разу ются последовательным сдвигом членов ряда (5) на единицу слева направо по кщгу, следовательно, Ъя m шем виде для hl- фазного коца преобразо»

„ванне из прямого многофазного коца во вспомогательный и обратно записывается следутошим образом:

При нечетном числе фаз одна из фаз кода при преобразовании не изменяется {в случае пятифазного кода - т, семифазного -, и тд.).

М

Преобразование во вспомогательный коц осушествляется в регистре 14

З5 (фиг. 3 ). Регистр состОитг as AS p геров 23 и 24 и узлов 29 и 30 управ ления триггерами. При наличии высокого уровня на шинах отключения Й сигналов, обозначенных Откл. +1 и Откл. с, и

40 при отсутствии первого импульса опроса

Н.| в триггер 23 через элементы И-НЕ !

3 1 и 32 записывается сигнал Я;.», а в триггер 24 через элементы И- -НБ 35 и

36 - сигнал с, что соответствует

45 прямому пятифазному коду, Tips постутт» ленин Н управление триггерами ocymecT вляется через элементы И-НЕ ЗЗ, 34, 37 и 3В. При этом в триггер 23 sans сывается сигнал g а в триггер 24

50 сигнал с „ . и, таким ображмм, аа выхотте регистра образуется вспомогательный код (табл. 1)..Преобразование сигналов q< и с, и их запись в регистр произвоцится аналогичным образом. Сигнал в случае пятифазного коца проходит через регистр без преобразования.

993264

Таблица 1

Ъ

30 1

1 Предыдущеее состоя»

0 ние

Предыдущеее состсьяние

То же

0 б Предыцушее состояние

При сигнале низкого уровня на одной из шин отключения, например на шине

Откл., цо поступления первого импульса опроса во все триггеры регистра, за исключением первого, который сохраняет предыдущее состояние, записываются сигналы прямого кода. С приходом !

H в триггеры регистра записывается вспомогательный код, причем в триггер

23 записывается сигнал с,, а триггер

24 сохраняет предыцущее состояние.

Таким образом сигнал о,, оказывается

I отключенным и не участвует в формирова40 нии кодов на выходе регистра. При низком уровне на шине Откл. с регистр работает аналогичным образом с той лишь разницей, что теперь в формировании кодов не участвует сигнал с, . Работа регистра

45 возможна при отключении только одного из двух сигналов, которые преобразуются цруг в друга при преобразовании прямого кода во вспомогательный и обратно. Так, цля пятифазного кода можно одновременно отключить сигналы с „и, или q, и с „, 1 Ф I 50 но не ц и с . При этом в формировании множества цифр отключенного сигнала участвует в преобразованном виде другой сигнал кода (например, вместо ),„ - сиг-, нал с, вместо с, - сигнал q >).

-1 55

Узел 12 контроля (фиг. 4) состоит из параллельного регистра 40, выполненного на 9 -триггерах, группы 41 сумматоров по моцулю цва, элемента ИЛИ 42 и двухвхоцового элемента И 43. На sxoa регистра 40 и первые входы сумматоров по моцулю два группы 41 поцаются car

g2," Q c выхода регистра 14. Запись этих сигналов в регистр

40 осуществляется по первому импульсу опроса, и с выхоца регистра они поцают ся на вторые вхоцы сумматоров IIQ модулю два группы 41 ° Если Hà входах хотя бы оцного из сумматоров по моцулю цва группы 41 значения сигналов отличаются друг от друга, что свицетельствует об ошибке, то на .выходе элемента ИЛИ 42 появляется сигнал высокого уровня, ко торый передается на вход элемента .И 43 и по второму импульсу опроса К на выхоц узла 12 контроля. Временные диаграммы, иллюстрируюшие работу узла 12 контроля, приведены на фиг. 5.

Устройство для сложения и вычитания работает следующим образом.

Операнды А и 5 подаются на вхоцы устройства до поступления первого импульса опроса. Логический блок 1 выпол» няет сравнение абсолютных величин операндов и сложение по модулю цва знаков операндов cj и о . Если знаки совпадают, то сигналы 7, 2 и 2 на выходе

Cl блока 1 сравнения операндов равны нулю и преобразование коцов в преобразователях 5 - 7 кажцого разряцного блока не осуществляется. В этом случае устройство работает как многоразряцныи сумматор. Если знаки с(и oh не совпацают, то формируются управляюшие сигналы для изменения коца оцного иэ слагаемых и коца суммы, причем в обратный код всегда преобразуется большее иэ чисел

А и 8 . Например, при А >8, Z =. 1,2,=0, Zq, = 1. При этом на выхоце устройства .формируется число, равное разности A

8.. Знак суммы о4 формируется логическим блоком в соответствии с таблицей истинности (табл. 2), гце p = 1 при

А<би р= 0 при А>8.

Таблица2

0

0

0

0

13 99

Продолжение табл. 2

3264 14 ванне 4 осушествляется такйм же обра зом, как до прихода Н1. При этом в узле

12 контроля поразрядно сравниваются сигналы кода Q, Q rZ > ° ° ° ф Яр, эапи

lI II u санные во время Н 1, и сигналы этого коца, полученные по окончании Н1 . В том случае, когда сумматор функционирует нормально, эти сигналы совпадают . и на выходе элемента ИЛИ 42 сигнал от1О сутствует.

Если в одном из разрядов . суммато произошел кратковременный сбой или имеется неисправный элемент, то сигналы в узле 12 контроля, записанные во время

Если при поцаче низкого уровня на оцну из шин, например Откл. с(,, сигнал

35 ошибки М исчезнет, это означает, что неисправный элемент находится в той части матрицы сумматора, которая формирует сигнал, записанный в обозначении цанной шины отключения (с ). После

40 окончания первого импульса опроса выкоцное число цанного разряда будет соответствовать результату сложения операнцов.

В том случае, когда сигнал ошибки не исчезает при отключении поочередно

45 всех шин отключения, необходимо производить понариое отключение шин. Устройство с отключенными элементами сумматора сохраняет свою работоспособность, что показывает его высокую надежность, 55

- В регистр 14 кажцого разряца запи:сывается прямой zon сигнала с выхоца сумматора, затем осуществляется сложе- . ние этого сигнала с сигналом переноса из предыдущего разряца в узле 15, выхоцные сигналы Q, 9, ..., "I которого преобразуются в обратный коц (если Z = 1) и поступают на выхоцные шины разряцного блока.

Формирование сигнала переноса в последующий разряц производится по формуле (6), если 2 1= 2g= О. В том случае, когца оцно из слагаемых преобразуется в обратный коц, то пятая фаза этого слагаемого, участвуюшая в формировании сигнала Р инвертируется сумматорами

10 или 11 по моцулю два.

С прихоцом первого импульса опроса сигналы изменения zona в преобразователях 5 и 62 и Zg изменяются при помоС щи сумматоров 8 и 9 по моцулю два на противоположные. Это.необходимо цля того, чтобы осуществить переключения в сумматоре. Теперь сигнал с формируется элементами матрицы сумматора, ! предназначенными цля формирования с з, и наоборот сигнал q формируется элементами матрицы для ц ц . Таким же обра1 зом переключаются элементы матрицы для с и q, . В регистр 14 при наличии

Я записывается вспомогательный коц, 4

1 который также заносится и в регистр блока контроля. Вспомогательный коц, который, в сущности, представляет собой прямой коц, полученный посрецством переключения элементов матрицы сумма-. тора, склацывается с сигналом переноса нз.прецыцушего разряда в узле 15 и через третий преобразователь 7 поступает .на соответствующий macon результата устройства.

После окончания Н. (фиг. 5, момент „) в каждом разряце устройства происходят обратные переключения и формиро

Н.1, и сигналы, полученные по окончании

Н, полностью не совпадают и на выходе элемента ИЛИ 42 появляется сигнал ошибки, когорый по второму импульсу опроса Ну передается íà выход блока контроля. В этом случае число на выходе разряца не соответствует сумме входных чисел Д и В .

Для обнаружения неисправного элемента сумматоре необхоцимо произвести поочередное отключение элементов сумматора, поцавая сигнал низкого уровня поочередно на шины отключения Откл. сД, Откл. < и т.ц. Отключение выполняется вручную с помощью переключателей, но в принципе может быть автоматизировано.

Таким образом, предлагаемое устройство цля сложения и вычитания при сох ранении быстродействия прототипа дает . возможность. контролировать операцию сложения двух операндов и отключать цо половины исправных элементов матрицы сумматора в каждом блоке сложения, что повышает цостоверность вычислений ус,,ройства.

15 ООЗМ

Фо рмула изобретения

1. Многоразрядное устройство цля сложения и вычитания, соцержащее блок сравнения операндов и К блоков сложения, каждый из которых содержит сумматор, три преобразователя прямого кода в обратный, формирователь сигнала переноса, узел сложения переноса, причем вхоцы блока сравнения операнпов являются вхо- 1Q дами первого и второго операндов устрой1 ства, вхоцы первых преобразователей прямого кода в обратный всех блоков сложения еоецинены с входами соответствующих разрядов первого операнда устройст- 15 ва, входы вторых преобразователей прямого коца в обратный всех блоков сложения соединены с вхоцами соответствующих разрядов второго операнда устройства, выхоцы третьих преобразователей прямо- щ го zona в обратный .всех блоков сложения являются выходами результата устройства, в кажцом блоке сложения первая и вторая

° группы вхоцов сумматора соединены с группами выхоцов первого и второго пре- 2S обраэователей прямого коца в обратный соответственно, группа вхоцов третьего преобразователя прямого zona в обратный соединена с группой выхоцов узла сложе- . ния переноса, старший разряц группы выхоцов узла сложения переноса соецинен. с первым вхоцом формирователя сигнала переноса, первый выход блока сравнения операнцов соецинен с вхоцами третьих преобразователей прямого коца в обратный, всех блоков сложения, второй выхоц блока .сравнения операндов является выхоцом знака результата устройства, выхоц формирователя сигнала переноса -го блока сложения (1 ((К -1 ) соецинен с вхоцом узла сложения переноса (+ l)re блока сложения, отл и чаю ше ес я тем, что, с целью повышения достоверности вычислений, в кажпый блок сложения введены регистр, узел контроля и четыре сумматора по моцулю цва, причем в кажцом блоке сложения выхоцы первого и второго сумматоров по моцулю цва соединены с вхоцами первого и второго преобразователей прямого кода в обратный соответственно, выходы третьего и четвертого сумматоров по модулю цва соединены соответственно с вторым и третьим вхоцами. формирователя сигнала переноса, группа выходов сумматора соецинена с первой группой вхоцов регистра, группа выхоцов которого соецинена с группами вхоцов узла контроля и узла сложения переноса, третий выход блока сравнения операнпов соецинен с первыми входами первого и третьего сумматоров по модулю цва всех блоков сложения, четвертый выход блока сравнения операндов соединен с первыми вхоцами второго и четвертого сумматоров по моцулю цва всех блоков сложения, в каждом блоке сложения вторые вхоцы третьего и четвертого сумматоров по моцулю цва соецииены с вхоцами старших разрядов группы входов первого и второго преобразователей прямого коца в обратный соответствен1 но, первый вхоц устройства соединен с вторыми входами первого и второго сумматоров по моцулю цва, вхопами регистров и первыми входами узлов контроля всех блоков сложения, второй вхоц устройства соецинен с вторыми входами узлов контроля всех блоков сложения, вторые группы вхоцов регистров всех блоков сложения являются управляющими вхоцами устройства, выхоцы узлов контроля всех блоков сложения являются выходами неисправности устройства.

2. Устройство по и. 1, о т л и ч а юш е е с я тем, что узел контроля соцержит регистр, группу сумматоров по моцу« лю цва, элемент ИЛИ, элемент И, причем первые входы сумматоров по моцулю цва группы соецинены с вхопами цанных соответствующих разряцов регистра и образуют группу вхоцов узла контроля, выхоцы регистра соединены с вторыми вхоцами соответствующих сумматоров по моцулю цва группы, выхоцы которых соецинены с входами элемента ИЛИ, выхоц которого соецинен с первым входом элемента И, выхоц которого является выхоцом узла контроля, управляющий вхоц регистра и второй вход элемента И являются соответственно первым и вторым вхоцами узла контроля.

Источники информации, принятые во внимание. при экспертизе

1. Авторское свидетельство СССР № 739530, кл. С, 06 F 7/385, 1978, 2. Авторское свицетельство СССР по заявке ¹ 2981297/18-24, кл. Q 06 F 7/50, 1980 (прототип).

993264

Составитель В. Гречнев

Редактор B. Петраш Техред М.Коштура Корректор Q. Билак

Заказ 480/66 Тираж. 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., a. 4/5

Филиал ППП Патент", г. Ужюрод, ул. Проектная, 4