Устройство микропрограммного управления

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик ()985788 (61) Дополнительное к авт. саид-ву (22) Заявлено 02. 0). 81 .(21) 3310259/18-24 с присоединением заявки М (23) Приоритет

Опубликовано 30, 12. 82. Бюллетень №48 (51)М. Кл.

С 06 Р 9/22

3Ьаударствеииый комитет

СССР иа делен иэабретеиий и аткрытий (53) УДК б81 325 (088. 8) Лата опубликования опмсания30.12.82

В.С. Харченко, Г.Н. Тимонькин, Ю.А. Матвиенко, А.П. Плахтеев и С.Н. Ткаченко (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ

Изобретение относится к вычисли тельной технике и может быть использовано при синтезе устройств для ЦВМ.

Известно устройство микропрограммного управления, содержащее запоминающий блок, два счетчика, два дешифратора, регистр микрокоманд, генератор импульсов, группу из (К+1) блоков элементов И, блок элементов ИЛИ (1 .

Недостатком данного устройства является низкая экономичность запомина- 10 ющего блока, обусловленная тем, что в ячейке запоминающего блока может храниться только целое число микрокоманд.

Наиболее близким к предлагаемому по технической сущности и достигаемому положительному эффекту является устройство микропрограммного управления, содержащее блок памяти, два счет20 чика, два дешифратора, регистр микрокоманд, два элемента задержки, 2Р+ин+1 блок элементов И, блок элементов

ИЛИ, группу иэ m элементов ИЛИ, эле2 мент И, одновибратор, триггер, гене-, ратор тактовых импульсов (2 1.

Недостатком данного устройства явJlRl0TcR низкие функциональные возможности, которые обусловлены невозможностью реализации микропрограмм, состоящих из микрокоманд, разрядность которых больше длины линеек блока памяти, причем остаток целой микрокоманды должен не превышать половину длины формата микрокоманды; невозможностью управления операционными устройствамй большой размерности, т. е. операционными устройствами, для которых в каждом такте работы необходимо фор- мировать большое число управляющих воздействий (микроопераций), в каждом такте устройство может выдавать микрокоманды, общее число разрядов которых меньше длины линейки на разрядность остатков; сложностью схем считывания, что ведет к снижению отказоустойчивости в целом и усложняет про" цесс производства таких устройств в

3 985788 триггер, генератор тактовых импульсов, 5

35 го счетчика, выход которого соединен с входом второго дешифратора, первый выход которого соединен с вторым вхо40 дом ((+1)-го блока элементов И, дополнительно введены буферный регистр, чика соединен с входом начального адреса устройства, 1-й выход (1=1"e).

j-й группы выходов второго дешифратоpa (j =l"1п) подключены к -му входу

1-го элемента ИЛИ группы, выходы которых подключены к вторым входам i-го блока .элементов И, выход которого со50 единен с входом регистра микрокоманд, 0-е выходы j -й группы выходов второго дешифратора соединены соответственно с первыми входами (25+2)-(26+щ+1)-ro блоков элементов И, выход 1-го элемента ИЛИ группы соединен через одновибратор с инверсным входом элемента

И, выход которого соединен с управляющим входом блока памяти и через зле55 интегральном исполнении; сложностью модификации схемы при изменении пара" метров микропрограммы.

Цель изобретения - расширение функциональных возможностей устройства.

Поставленная цель достигается тем, что в устройство, содержащее блок памяти, два счетчика, два дешифратора, регистр микрокоманд, два элемента задержки, 28+пн-1 блок элементов И (mформат микрооперации, 0 - число полных линеек микрокоманды в памяти), блок элементов ИЛИ, группу из m элементов ИЛИ, элемент И, одновибратор причем информационный вход первого счетчика подключен к входу начального адреса устройства; а выход соединен с информационным входом первого дешифратора, выход которого соединен с адресным входом блока памяти, информационный выход которого соединен с первыми входами 1 (9+1) блоков элементов И, выходы регистра микрокоманд соединены с первыми входами (+2)1 — (? 1+1 ) - го блоков элементов И, выходы (20+2)-(2 + я-1)-го блоков элементов И соединены с входами первого блока элементов ИЛИ, выходы которого подключены к выходу микрооперации устройства, единичный вход триггера подключен к входу пуска устройства, единичный выход — к первому входу элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, выход элемента И соединен через первый элемент задержки со счетным входом второпричем установочный вход второго счет5 l0

4 мент задержки со счетным входом пер- . вого счетчика, выход 3 -ro элемента

ИЛИ группы соединен через элемент задержки с вторыми входами (0+2)-(2e+

+го+1)-ro блоков элементов И; выходы (Р+2)-(2Р+1)-го блоков элементов И подключены к выходу микроопераций устройства; выход (Р +1)-го блока элементов И соединен с информационным входом буферного регистра, выходы которого соединены с третьими входами (20+2)-(2О+втн-1) -го блоков элементов И.

Сущность изобретения состоит в повышении экономичности блока памяти устройства управления путем записи отдельных микрокоманд любого формата в линейки памяти, s том числе и микрокоманд с форматом, превышающим размер линейки, а остатков различной длины, не вошедших в эти линейки, в отдельные ячейки.

На чертеже представлена функциональная схема устройства.

Устройство содержит первый счетчик 1, первый дешифратор 2, блок 3 памяти, (1-Р)-й блок ч элементов И, регистр 5 микрокоманд, (7 +2)-(29+1)-й блок 6 элементов И, выход 7 микроопераций устройства, второй счетчик 8, второй дешифратор 9, группа 10 элементов ИЛИ, (6+1}-й блок элементов И

11, буферный регистр 12, (20+2)-(20+

+to+1)-й блоки 13 элементов И, блок 14 элементов ИЛИ, первый элемент 15 задержки, второй элемент 16 задержки, триггер 17, генератор 18 тактовых импульсов, элемент И 19, одновибратор

20.

В исходном состоянии оба счетчика

1 и 8 и триггер 17 находятся в нулевом состоянии, элемент И 19 закрыт, регистры микрокоманд 5 и буферный 12 свободны.

Предлагаемое устройство работает следующим образом.

По начальному адресу, поступающему на первый вход счетчика 1 и вход счетчика 8 на первом дешифраторе 2 возбуждается выход, соответствующий начальному адресу, а на втором .дешифраторе 9 — нулевой выход.

Сигналом "Пуск" триггер 17 устанавливается в единичное состояние, разрешая прохождение импульсов с генератора 18 через элемент И 19. Первый импульс разрешает считывание информации с начальной ячейки блока 3 памяти. Через открытый дешифратором 9 к

s(R+f)-й блок элементов И 11 эта инфорщей микрокоманды. Дальше устройство работает вышеописанным образом.

При считывании целых частей второй микрокоманды М = (М 21, М 22 ..., М Р, еМ> управление осуществляется сигналами со второй группы выходов дешифратора 9 и т. д. После считывания rn-й микрокоманды в счетчик 1 записывается адрес следующей группы микрокоманд либо путем естественной адресации, либо путем принудительной записи кода адреса со входа устройства.

Таким образом, предлагаемое устройство обладает более широкими функциоHBllbHblMN возможностями. Это подтверждается возможностью реализации микрокоманд, разрядность которых превышает разрядность линеек блока памяти; упрощением схемы считывания при реализации устройства с использованием схем средней и большой степени интеграции; повышением информативности блока памяти.

При этом схема считывания предлагаемого устройства по сравнению с прототипом упрощается на величину где С>, С, С - объем оборудования регистра, дешифратора и счетчика со" ответственно.

Формула изобретения

Устройство микропрограммного управления, содержащее блок памяти, два счетчика, два дешифратора, регистр микрокоманд, два элемента задержки, 2Р+ян.! блоков элементов И (rn- формат микрооперации, Р— число полных линеек микрокоманды в памяти), блок элементов ИЛИ, группу из m элементов ИЛИ, элемент И, одновибратор, триггер, генератор тактовых импульсов, причем информационный вход первого счетчика подключен к входу начального адреса устройства„ а выход - к информационному входу первого дешифратора, выход которого соединен с адресным входом блока памяти, информационный выход которого подключен к первым входам

1-(1+1) блоков элементов И, выходы регистра микрокоманд соединены с первыми входами (Р +2)-(2Р+1) — го блоков элементов И, выходы (29+2}-(20+пи-1)-го блоков элементов И соединены с входами первого блока элементов ИЛИ, выходы которого подключены к выходу мик5 98578 мация записывается в буферный регистр

12. Через время, определяемое элементом 15 задержки,- счетчик 8 устанавливается в состояние, которому соответствует единица, на первом выходе дешифратора 9. Вторым импульсом считывается информация из следующей линейки блока 3 памяти и через открытые элементы И (1- Р)-го блоков 4 элементов

И записывается в первое поле регист- !о ра 5 микрокоманд. Через время, определяемое элементом 15 задержки счетчик 8 устанавливается в состояние, которому соответствует единица, на втором выходе дешифратора 9, а счетчик !s в состояние, по которому выбирается следующая .линейка блока 3 памяти. Затем импульсами с генератора 18 осуществляется считывание информации из . блока 3 памяти и запись ее в соответ- 2я ствующие поля регистра 5 микрокоманд. (e +!)-м импульсом генератора 18 осуществляется запись информации из блока 3 памяти в Р -е поле регистра 5 микрокоманд. Единичный сигнал с 0-го у выхода дешифратора 9 поступает íà первый вход (20+2)-го блока 13.! элемента И. Через время, определяемое элементом 16 задержки, все Р полей ре- гистра микрокоманд будут заполнены и на вторые входы всех (8+2)-(28+он-1) блоков 6 и 13 элементов И поступят разрешающие считывание информации сигналы.

Содержимое (1-t)-го полей регистра 5 микрокоманд и первого поля буферного регистра 12 поступает на выход 7.

Кроме того, сигнал с выхода t --го элемента ИЛИ группы !О элементов ИЛИ поступит на вход одновибратора 20, ко-40 торый формирует сигнал нужной длительности и запрещает прохождение импульсов с генератора 18 через элемент И

19, (0 +2)-й импульс в схему не пода-. ется. После истечения времени,.необ- 4 ходимого на выдачу информации на выход 7 и определяемое элементом 15 задержки, счетчики 1 и 8 (0 +!)-м импульсом переводятся в состояние, которым соответствуют единицы на тех выходах дешифраторов 2 и 9, по которым считывается информация из первой линейки блока памяти группы линеек, соответствующих второй микрокоманде.

После окончания импульса, вырабо55 танного одновибратором в схему снова подаются тактовые импульсы через открытый элемент И 19 и первым импульсом считывается первая линейка следую985788

7 рооперации устройства, единичный вход триггера подключен к входу пуска устройства, единичный выход - к первому входу элемента И, второй вход которого соединен с выходом генератора так" товых импульсов, выход элемента И подключен через первый элемент. задержки со счетным входом второго счетчика, выход которого соединен с входом второго дешифратора, первый выход кото- 1ф рого соединен с вторым входом (Р +1)го блока элементов И, о т л и ч а ющ е е с я тем, что, с целью расширения функциональных возможностей путем, реализации микропрограмм, состоящих 15 из микрокоманд с разрядностью, превышающей разрядность линеек блока памяти, дополнительно содержит буферный регистр, причем установочный вход smporo счетчика соединен с входом нача- 2в льного адреса устройства, 1 -й выход (1 1- 9) -й группы выходов второго дешифратора (1-tn) подключены к )-му входу i-го элемента ИЛИ группы, выхо1ды которых подключены к вторым входам у

1-ro блока элементов И, выход которого подключен к входу регистра микрокоманд, К -е выходы у-й группы выходов второго дешифратора соединены с первыми входами (20+2)-(2P+rrH 1)-го блоков элементов И, выход У-го элемента

ИЛИ группы соединен через одновибратор с инверсным входом элемента И, выход которого соединен с управляющим входом блока памяти и через элемент задержки со счетным входом первого счетчика, выход 6 -ro элемента ИЛИ группы соединен через элемент задержки с вторыми входами (6+2)-(20+m+1)го блоков элементов И, выходы (9 +2)(20+1)"ro блоков элементов И подключены к выходу микроопераций устройства, выход (6+1)-го блока элементов И соединен с информационным входом буферного регистра, выходы которого соединены с третьими входами (20+2)-(2P+m+1)-го блоков элементов И.

Источники информации, принятые во внимание при экспертизе

1. Геолецян А.Г. ЭВМ "Наири-3", И., "Статистика", 1979, с. 13.

2. авторское свидетельство СССР по заявке и 2961311/18-24, кл. 0 06 F 9/22, 1980.

985788 г

Составитель А. Логачева

Техред Л. Пекарь КорректоР 0. Билак

Редактор Н. Стащишина

Заказ 101.66/69

Тираж 731 Подпцс ное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раувская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4