Матричное устройство для умножения

 

Союз Советских

Социалистических

Рес убп

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свнд-ву(22)Заявлено 27.03. 81 (21) 3265501/18-24 (И)М. Кл. с присоединением заявки МG 06 F 7/52

Гесудлрстееииыл клнитет

СССР (23) Приоритет (53;т УДК 681. 325 (088.8) Опубликовано 23.02.83. Бюллетень М 7

Дата опубликования описания 23,02.83 пв аелаую изабретеиий и еткрытий (72) Автор изобретения

А.М.полин (71) Заявитель (54) МАТРИЧНОЕ УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ

Изобретение относится к вычислительной технике и может быть исполь-, зовано в специализированных вычислительных машинах.

Известно устройство для умножения, содержащее регистры множимого и мно- 5 жителя, выходы которых поразрядно соединены с входами квадратной матрицы из однородных модулей сложения, соединенных между собой с необходимым для умножения сдвигом 513.

Известно матричное устройство для умножения, в котором используется квадратная матрица из и рядов элементов И и (n- 1) рядов одноразрядных сумматоров, выходы переноса которых, кроме последних в столбце, соединены с первыми входами сумматоров старшей строки одноименных столбцов, а выходы суммы соединены с вторыми вхоцами .сумматоров старшего столбца одноименной строки. К третьим входам сумматоров подключены выходы элемен-. ° тов И, первые входы i-ой строки ко=

2 торых (i = -1,2,...,n) соединены с .1-ым разрядом регистра множимого, а вторые входы g --го столбца (1= ...,и)-с j-ым разрядом регистра множителя, выходы элементов И первого, столбца подключены к вторым входам сумматоров второго столбца 52 3 .

Недостатком этих устройств является большое количество оборудования.

Наиболее близким к изобретению является матричное устройство для умножения, содержащее и групп элементов И и (и-1) сумматоров (п - разрядность операндов),первые входы элементов И каждой группы соединены с входом соответствующего разряда первого операнда, вторые входы К-ых элементов И каждой груйпы (К=1,...,п) соединены с входом К-го разряда вто-" рого операнда, выходы элементов И первой группы соединены с входами первой группы соответствующих разрядов первого сумматора, выход первого элемента И t-й группы (j=2,...,n-1) 99904

3 соединен с первым входом первого разряда j-го сумматора, выход суммы

V-ro разряда W-го сумматора (V = 1, и-1; W =.1,;,и-2) соединен с первым входом. (Ч + 1)-ro разряда (W + 1)-го сумматора, второй вход

V-го разряда j-сумматора соединен с выходом (V + 1) — го элемента И (j+1)-й группы, второй вход первого разряда

V-ro сумматора соединен с выходом пе- 1в реноса (V + 1)-го сумматора, выход переноса первого сумматора, выходы суммы первых разрядов всех сумматоров и всех разрядов (n- 1)-го сумматора и выход первого элемента И и-ой >s группы соединен с выходами устройства ЕЗ).

Недостатком этого устройства является большое количество оборудования.

Целью:изобретения является сокращение количества. оборудования. о

Для достижения поставленной цели в матричном устройстве для умножения, содержащем и групп элементов И и (n i) сумматоров (и - разрядность операндов), первые входы элементов

И каждой группы соединены с входом сооТ ветствующего разряда первого операнда, вторые входы К-ых элементов

И первой и второй групп (К = l,...,n), зо соединены с входом К-го разряда второго операнда, второй вход l ãî элемента И m-й группы (m=2, „n 1=1, и-m+2) соединен с входом (1+m - 2)-го разряда второго операнда, выходы элементов И .первой группы соединены с входами первой группы со ответствующих разрядов первого сумматора, выход суммы р-го разряда

q-..ãî сумматора (q=l,...,n-2; р = 1, n"q) соединен с первым входом р- ro разряда (q + 1)-ro сумматора, выход r-го элемента И S-й группы (3 2..., n; r =2,..., n-S+2) соединен с вторым входом (r-1)-го разряда (S-1)-ro сумматора, второй вход (n-i+1)-ro разряда i-го сумма-, тора соединен с выходом переноса (и-i)-ro разряда (i+1)-ro сумматора (i=1,..., п-1), выходы суммы (n-tw

+1)-ых разрядов -t- ых сумматоров (t = 2,..., n-2) .и выходы суммы и переноса и-го разряда первого сумматора соединены с выходами устройства. выход первого элемента N S-.îé группы соединен с входом переноса (S-1)-ro сумматора.

На чертеже приведена структурная схема матричного устройства для

4 умножения двух четырехразрядных двоичных чисел.

Устройство содержит сумматоры 1-3, элементы И 4-16.Сумматор l составляют одноразрядные сумматоры 17-20, сумматор 2 составляют одноразрядные сумматоры 2 1 и 23, сумматор 3 составляют одноразрядные сумматоры 24 и 25. На входы 26-29 подается значение первого операнда, на входы 30-33 - значение второго операнда. С выходов 34-38 снимается значение результата (произведения ).

Выходы элементов И 4-7, предназначенных для образования первого частичного произведения, подключены к входам одноразрядных сумматоров

17-20. Второе частичное произведение образуется элементами И 8-11, выходы которых подключены к входам сумматоров 17-19. Третье и четвертое укороченное частичное произведение образуется элементами È12-14,15-16 соотвественно, выходы которых подключены к входам сумматоров 21, 22 и 24. Выходы суммы сумматоров 17, 18 и 21 подключены к входам сумматоров 2 1, 22 и 24, соответственно, а выходы переноса ко входам сумматоров 18, i9 и 22, соответственно. . Выходы суммы сумматоров 19 и 22 подключены ко входам сумматоров 23 и 23 соответственно, а выходы переноса - к входам сумматоров 20 и 23, соответственно. Выход суммы сумматора 24 является выходом нулевого разряда произведения, который исполь зуется для округления результата, а выход переноса соединен с входом сумматора 25. Выходы сумматоров 25, 23 и 20 являются выходами первого, второго и третьего разрядов произведения. Выходом четвертого разряда произведения является вь1ход переноса сумматора 20. Выход переноса сумматора 25 подключен к входу сумматора

23, выход переноса которого соединен с входом сумматора 20. Выходы элементов И 8, 12 и 15,подключены к входам сумматоров 17, 21 и 24, соответственно.

Устройство реализует метод сокращенного умножения, сущность которого заключается в следующем. Умножение начинается со старшего разряда множителя, затем отбрасывается последняя

Чифра множимого и производится умножение укороченного множимого на (n-1)"й разряд множителя. Частичные

% 9990 произведения складываются. Полученный результат корректируется, т.е. к по лученной сумме добавляется округлен-. ное произведение отброшенной цифры на (n-1)-й разряд. Затем вновь отбра- сывается очередная цифра множимого и производится умножение на (и-2)-й разряд, результат прибавляется к сум.ме произведений и корректируется и т.д. ie

Применение этого метода позволяет вычислять только и значащих цифр произведения, учитывал при этом единицы переноса из младших разрядов.

Устройство позволяет сократить iS количество используемых элементов.

Так количество элементов И снижается с р в известном устройстве до

) +2 4 в данном устройстве., 2

20 а количество сумматоров с (n-1) до

/n(n-1)

25 формула изобретения

Иатричное устройство для умножения, содержащее и групп элементов И и (д-1)сумматоров (n-разрядность операндов), первые входы элементов ЗЕ

И каждой- группы соединены со входомсоответствующего разряда первого операнда, вторые входы К-ых элементов

И первой и второй групп (K = 1,,,n) соединены со входом К-го разряда второго операнда, второй вход 1-го элемента И m-ой группы (m=2,...,n;

1=1,...,п-m+2) соединен с входом

44 4. ()+m-2)-го разряда второго операнда, выходы элементов И первой группы соединены со входами первой группы соответствующих разрядов первого сумматора, выход суммы р-го разряда q-го сумматора (q=l,...,n-2; р=l,..., ° n-q) соединен с первым входом р-го разряда (с1+1)-го сумматора, выход i -го элемента И S-й группы (S=2 п; r=2 и-S+2) соединен с вторым входом (r-1)-ro разряда (S-1)-го сумматора, второй вход (и-i+1)-го разряда i-го сумматора соединен с выходом переноса (n"i)-го разряда (1.ь1)-го сумматора (i = 1,. п-l), выходы суммы разрядов (n-1)-ro сумматора, выходы суммы (и-t+1)-ых разрядов t-ых сумматоров (t = 2,..., и-2). и выходы суммы и переноса n-ro разряда первого сумматора соединены с выходами устройства, о т л и ч а ю щ е е с я, тем, что, с целью сокращения количества оборудования, выход. первого элемента И S-й группы соединен со входом переноса (S-1)-го сумматора.

Источники информации, принятые во внимание при .экспертизе

Патент США И 3900724, кл. 235-164, опублик. 1975.

2. Преснухин Л.Н. и др. Цифровые вычислительные машины. М., "Высшая школа", 1974, с.23.

3. Карцев И.А. и Брик В.А. "Вычислительные системы и синхронная арифметика", И., "Радио и связь", 1981, с. 180-182, рис.4.4.4. (прототип).

999044

Составитель В.Березкин

Редактор Т.Киселева Техред Е. Харитончик Корректор Е.Рошко

Заказ 1157/72 Тираж 704 Подписное

ВНИИПИ Государственнога комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4