Запоминающее устройство типа 2,5 д

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Ресаубпик i ii 999105 (61) Дополнительное к авт. свнд-ву (22) Завалено 28. 08.81 (21) 3332497/18-24 с присоединением заявки М (23) Приоритет

Опубликовано 23. 02. 83. Бюллетень № 7

Дата опубликования описания 25.02.83 (51}M. Кл.

G 11 С 11/00

Гееудеретеевеьй кеметет ссср пе лелем езабретеее1т и открытий (5З) УЙК 681. .327(088.8) т

/ Å. р и Q. Г. Иагин1ю !, ;"-Т (72) Авторы изобретения

Г. Э. Авакян (7l ) Заявитель (54) ЗАПОНИНА10ЦЕЕ УСТРОЙСТВО ТИПА 2,5 Д

Изобретение относится к запоминающим устройствам.

Известно запоминающее устройство типа 2,5 Д, содержащее магнитный накопитель, адресный и адресно-разрядные дешифраторы, регистр адреса, регистр информации и усилители считывания $1).

Недостатками этого устройства являются большая потребляемая мощность и низкая надежность.

Наиболее близким к йредлагаемому изобретению является запоминающее устройство типа 2,5 Д, содержащее магнитный накопитель, адресно-разрядные шины, выборки которого подключены в каждом разряде к отдельным ад- ресно-разрядным дешифраторам, регисч:р адреса и регистр информации 1 2 ). 2о

Недостатком известного устройства является низкая надежность обусловленная тем, что при записи и считывании возбуждаются формирователи тока

s каждом разряде адресно-разрядных цепей.

Целью изобретения является повышение надежности запоминающего устройства.

Поставленная цель достигается тем, что B запоминающее устройство типа

2,5 Д, содержащее магнитный накопитель, адресно-разрядные входы которого соединены с выходами основных дешифраторов, входы которых подключены к выходам регистра адреса, и информационный регистр, введены дополнительные дешифраторы, сумматоры по модулю два и блок местного управленйя, причем выхОды каждого дополнительного дешифратора соединены с адресноразрядными выходами магнитного накопителя, выходы каждого сумматора по модулю два подключены к входам соответствующего дополнительного дешифратора, а входы - к соответствующим выходам регистра адреса, один из выходов блока местного управления сое3 99910 динены с управляющими входами дополнительных дешифраторов, а другие выходы — с управляющими входами основных дешифраторов, информационные входы блока местного управления подключены к прямым и инверсным выходам информационного регистра, а вход запуска является входом записи устройства.

Блок местного управления содержит 1ð элементы И и элементы И-НЕ, причем выходы первого и второго элементов И подключены к первым входам третьего и четвертого элементов И, вторые входы которых соединены соответственно с первыми входами первого и второго элементов И-НЕ, вторые входы которых подключгны соответственно к первым входам первого и второго элементов

И, вторые входы которых объединены щ и являются входом запуска блока, первые входы элементов И-HE и первые входы первого и второго элементов И являются информационными входами блока, выходами которого являются выхо- 2s ды элементов И и элементов И-НЕ.

На фиг. 1 представлена функциональная схема двух адресно-разрядных цепей предлагаемого устройства; на фиг. 2 и 3 — принципиальные схемы основных и дополнительного дешифраторов; на фиг. 4 - функциональная схема блока местного управления.

Устройство содержит (фиг.. 1) первый 1 и второй 2 основные дешифраторы, регистр 3 адреса, а также адресно-разрядные шины 44 -4„„ и 5„ -5„„ первого 6 и второго 7 разрядов магнитного накопителя.

Устройство содержит также допол . 40. нительный дешифратор 8, сумматоры 9 по модулю два, предназначенные для преобразования кода. адреса, блок 10 местного управления, информационный регистр 11 с разрядами 12 и 13.

Первый основной дешифратор, 1 (фиг. 2) содержит диоды 14-25, ключи 26-28, первый формирователь 29 тока и. первый блок 30 предварительной дешифрации. Второй основной дешифра-. тор 2 (фиг. 2) содержит диоды 31-42, ключи 43-45, второй формирователь 46 тока и второй блок 47 предварительной дешифрации. Дополнительный дешифратор 8 содержит (фиг. 3) диоды

48-59, ключи 60-62, третий формирователь 63 тока и третий блок 64 предварительной дешифрации, Блок местно5 4 го управления содержит (фиг. 4) первый 65, второй 66, третий 67 и четвертый 68 элементы И, первый 69 и второй 70 элементы И-НЕ.

Предлагаемое запоминающее устройство работает следующим образом.

Работу устройства рассмотрим на примере режимов считывания и записи в двух разрядах 6 и 7 накопителя (цепи адресного дешифратора и разрядные обмотки считывания (не показаны).

В соответствии с кодом, установленным в регистре 3 (фиг. 1), дешифраторы 1 и 2 выбарают одни из шин, например 44 и 5g разрядов 6 и 7 магнитного накопителя, а дешифратор 8 в соответствии с кодом, установленным на выходе сумматоров 9, подключается к выходам соответствующих шин 4 и 54 разрядов-б и 7. В такте

"чтение цепь адресно-разрядного полутока замыкается (фиг. 2 и 3) от источника напряжения питания через формирователь 29, диод 22, выбранный в такте "чтение" в дешифраторе 1, ключ 26, диод 18, адресно-разряд- ную шину 44 и соединенную с ней в дешифраторе 8 адресно-разрядную шину 5„, диод 31, выбранную в такте

"чтение" в дешифраторе 2, ключ 44, диод. 42 и ключ 45 на шину нулевого потенциала. При этом в такте "чтение" протекает адресный полуток и переключается по одному сердечнику на шинах 44 и 5„ двух разрядов б и 7 накопителя.

В такте "Запись" управление адресно-разрядным полутоком осуществляется блоком 10 (фиг. 1) в зависимости от информации, установленной в разрядах 12 и 13 регистра 11.

Если в разрядах 12 и l3 регистра

11 установлены "1", то импульсы

"Запись" с выходов элементов И 65 и 66 (фиг. 4) открывают соответственно ключ 27 (фиг. 2) в дешифраторе 1. На одни из входов ключа 28 и формирователя 46 поступает импульс

"Запись", а на другие входы - разрешающий низкий уровень напряжения с соответствующих инверсных выходов разрядов 12 и 13 регистра 11 (фиг.1).

Цепь полутока "Запись" в этом случае замыкается через формирователь 46 (фиг. 2), диод 39, ключ 43, диод 35, шину 5 накопителя и соединенную с ней в дешифраторе 8 (фиг. 3) шину 4 диод 14 (фиг. 2), ключ 27, диод 25

5 9991 и ключ ?3. Таким образом, по шинам . 41 и 51 протекает полуток "записи" (в противоположном полутоку "чтение" направлении) и при соответствующем полутоке "записи" в адресной шине S происходит запись "1" в выбранные сердечники рвзрядов 6.и 7 накопителя.

Если в одном разряде t2 (фиг. 1) регистра 11 установлена "l, а в другом разряде 13 установлен "0", то выход элемента И 66 (Фиг. 4) закрывает ключи 26 и 27 (фиг. 2). Импульс с выхода элемента И 65 (фиг. 4) открывает ключ 43 (фиг. 2)дешифратора

2, импульс с выхода элемента И 67 (фиг. 4) открывает ключ 60 (фиг. 3) в дешифраторе 8. Низкий уровень напряжения на выходе элемента И-НЕ 69 . (фиг. 4) открывает ключ 62 (фиг. 3), а высокий уровень с инверсного выхода разряда 13 (фиг. 1) закрывает ключ 28 (фиг. 2) и цепь полутока записи замыкается от источника напряжения питания через формирователь

46, диод 39, ключ 43, диод 35, шину

5 1, диод 52, (фиг. 3), ключ 60, диод 57 и ключ 62 на шину нулевого

:потенциала. Таким образом, в соответствии с содержанием разрядов 12 и 13 регистра 1,1 (фиг. 1) в шине 5 ЗО

I разряда 7 накопителя -протекает полуток "записи", а в шине 4 разряда 6 накопителя полуток "записи" отсутствует.

Если же в одном разряде 12 регист." ра 11 установлен "0"., а в другом разряде 13 установлена "1", то в такте

"Запись" элементы И 65 и 67 и элемент И-НЕ 69 (Фиг. 4) закрывают ключи 43, 44, 45 (фиг. 2) дешифратора 2 и ключи 60 и 62 (фиг. 3) дешифратора 8. Импульсом с выхода элемента

И 66 (фиг. 4) открывается ключ 27 (фиг. 2) дешифратора 1, а выход элемента И 68 открывает ключ 61 (фиг.3) дешифратора 8. Высокий уровень напряжения с инверсного выхода разряда

12 (фиг. 1)закрывает формирователь 46 (фиг ° 2) дешифратора 2 и через элемент И-НЕ 70 (фиг. 4) открывает формирователь 63 (Фиг. 3) дешифратора 8.

Цепь полутока "записи" замыкается через формирователь 63, диод 58, ключ 61, диод 48, шину 41, диод 14 (фиг. 2), ключ 27, диод 25 и ключ 28.

В этом случае в соответствии с содержимым разрядов 12 и 13 (фиг. 1) регистра 11 в шине 5 разряда 7 ад-, 05 6 ресно-разрядный полуток отсутствует, а в шине 41 разряда 6 протекает адресно-разрядный полуток "записи".

И, наконец, если в обоих разрядах

12 и 13 регистра 11 установлен "0", то в блоке 10 закрываются элементы

И 65-68 и элементы И-НЕ 69 и 70 (фиг. 4), закрывая тем самым ключи

26, 2, 28, 43, 44 и 45 и формирователь 46 в дешифраторах 1 и 2(фиг.2), формирователь 63 (фиг. 3) и ключи 60, 61 и 62 в дешифраторе 8 и, следовательно, полутоки "записи" в шинах 4 и 5у разрядов 6 и 7 накопителя не протекают.

Таким образом, благодаря объединению адресно-разрядных шин накопителя в дополнительных дешифраторах, при записи в несколько, например в два выбранных разряда, работает только один формирователь тока, за счет чего улучшается температурный режим запоминающего устройства и, следовательно, повышается его надежность.

Технико-экономическое преимущество предлагаемого устройства заключа-. ется в более высокой, йо сравнению с известным устройством надежности.

Формула изобретения

1. Запоминающее устройство типа

2,5 Д, содержащее магнитный накопитель, адресно-разрядные входы которого соединены с выходами основных дешифраторов, входы которых подключены к выходам регистра адреса, и информационный регистр, о т л и ч а ю щ е е с я тем, что,с целью повышения надежности устройства, в него введены дополнительные дешифраторы, сумматоры по модулю два и блок местного управления, причем выходы каждого дополнительного дешифратора соединены с адресно-разрядными выходами магнитного накопителя, выходы, каждого сумматора по модулю два подключены к входам соответствующего дополнительного дешифратора, а входы †. к соответствующим выходам регистра адреса, одни из выходов блока местного управления соединены с управляющими входами дополнительных дешифраторов, а другие выходы - с управляющими входами основных дешифраторов,- информационные входы блока местного управления подключены к пря.? 999105 8 мым и инверсным выходам информацион- вторые входы которых объединены и явного регистра, а вход запуска являет- ляются входом запуска блока, первые ся входом записи устройства. входы элементов И-HE и первые входы

2. Устройство flo ll 1, о т л и - первого и второго элементов И являютч а ю щ е е с я тем, что блок мест- s ся информационными входами блока, выного управления содер>нит элементы И ходами которого являются выходы элеи элементы И-НЕ, причем выходы пер- ментов И и элементов И-НЕ, вого и второго элементов И подключе- Источники информации, ны к первым входам третьего и чет- принятые во внимание при экспертизе вертого элементов И, вторые входы 10 1. .Шигин А.Г., Дерюгин A.A. Цифрокоторых соединены соответственно с вые вычислительные машины. M. "Энерпервыми входами первого и второго 1975, c° . 153- 158. элементов И-НЕ, вторые входы которых 2. Вопросы радиоэлектроники. подключены соответственно к первым Сер. ЭВТ, вып. 5, 1974, с. 28-43 входам первого и второго элементов И, 5 (прототип).

999105 д д

Тираж 592 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, 8-35, Раушская наб., д. 4/5

Заказ 1166/75

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель Т. Зайцева

Редактор Л. Филиппова Техред К.Иыцьо Корректор И.Шулла