Программируемое постоянное запоминающее устройство
ОП ИСАНИЕ
ИЗОВРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советсинк
Социалистических
Республик (ii) 999111 (61) Дополнительное к авт. саид-ву (22}Заявлено 20.07.81 (21) 3321593/18-24 с присоединением заявки М (51,) М. Кл.
6 1 С 17/00
Гесудлрствеииый камитат
СССР ае делам изабратаиий и открытий (23}Приоритет 28.01.81
Опубликовано 23. 02.83 Бюллетень М 7 (SS) ДК 68, ° 327.6 (088.8) Дата опубликования описание- 25. 02. 83
Д2} Авторы изобретения
-Н.H. Журавский и А.И. Селигей
Я Ы .ь .> ", I
Киевский ордена Трудового Красного Знамени завод"-""""" ". ; вычислительных и управляющих машин (71 } Заявитель (54) ПРОГРАИИИРУЕИОЕ ПОСТОЯННОЕ
ЗАПОИИНАЮЩЕЕ УСТРОЙСТВО
Изобретение относится к постоян. ным запоминающим устройствам и может быть использовано в автоматике
I и вычислительной технике.
Известно программируемое постоян" ное запоминающее устройство, содержащее микросхемы программируемой постоянной памяти, одноименные разрядные выходы которых обьединены и подключены к выходным шинам $1 (;
Известно программируемое постоянное запоминающее устройство, содержащее в качестве запоминающих элементов многоэмиттерные транзисторы, эмиттеры которых подключены к соответствующим разрядным шинам через плавкие (нихромовые) перемычки t 2).
Недостатком известных устройств является их сравнительно низкая надежность, обусловленная, в частности, явлением последующего восстановления плавких (нихромовых) перемычек, пережигаемых при записи информации (например, при записи 1" в
2 микросхемах KP556PT4). При большом количестве пережиганий увеличивается . также вероятность ошибок и. время за" несения информации в микросхемы про-. граммируемой постоянной памяти, что
5 снижает технологичность программиро вания и уменьшает коэффициент программируемости.микросхем программируемой постоянной памяти.
Наиболее близким по технической сущности и схемному решению является программируемое постоянное запоминающее устройство, содержащее модули памяти, дешифратор, блок формирователей четности и позволяющее маскировать дефектные биты на основе метода поразрядного кодирования. Информация о необходимости инвертирования хранится в одном из разрядов модулей гв памяти $3).
Недостатком указанного устройства является то, что возможно попадание дефектного бита и на дополнительный разряд, либо бит не прожжеться, либо
999111!
20 х „x
3 перемычка может восстановиться. Все это снижает надежность работы устройства, Цель изобретения - повышение надежности программируемого постоянного запоминающего устройства, Эта цель достигается тем, что программируемое постоянное запоминающее устройство, содержащее модули памяти, адресные входы которых соединены с входами дешифратора и являются входами устройства, выходы дешифратора соединены с входажи выборки соответствующих модулей. памяти, выходы которых соединены с входами первой группы блока формирователей четности, выходы которого являются выходаГ ми устройства, содержит дополнительный модуль памяти, адресные входы которого соединены с входами устройства, а выходы -. с входами второй группы блока формирователей четности
На чертеже представлена блок-схема
Информация на выход устройства поступает из выбранного модуля памяти в прямом коде в тех разрядах, по которым в дополнительном модуле 2 памяти записаны "0", и — в обратном коде, если в соответствующих разрядах дополнительного модуля 2 записаны
"1". В дополнительном модуле 2 памяти записано SN и-разрядных кодов, где
S - количество групп адресов (слов) в-модуле 1 памяти.
Таким образом-, считывание информации из программируемого постоянного запоминающего устройства в каждом разряде групп адресов определяется функцией
f„= х+х
1 где х — бит в данном разряде основ-! ной микросхемы 1;
x - бит в данном разряде допол2 нительной микросхемы 2 и таблицей истинности: ных модулей 1 памяти соединены с вхо- 40
S0 ступившему адресу информация и параллельно - информация из дополнитель- 55 ного модуля 2 памяти, относящаяся к соответствующеЙ группе адресов (слов) модулей 1 памяти. программируемого постоянного запоминающего устройства.
Программируемое постоянное запоминающее устройство содержит N модулей 1 памяти и дополнительный модуль
2 памяти с и разрядными выходами и дешифратор 3, выходы которого соединены с входами выборки соответствующих модулей 1 памяти. Вход выборки дополнительного модуля 2 памяти соединен с ниной разрешающего потенциала, Адресные входы модулей.1 памяти, входы дешифратора 3 и адресные входы дополнительного модуля 2 памяти соединены с кодовыми шинами 4 адреса.
Одноименные разрядные выходы основдами первой группы блока 5 формирователей четности. Разрядные выходы дополнительного модуля 2 памяти соединены с входами второй группы блока. 5 формирователей четности, выходы которых являются выходами устройства.
Программируемое постоянное запоминающее устройство работает следующим образом.
В
При поступлении на кодовые нины
4 адреса сигналов кода адреса выбирается соответствующий модуль 1 памяти и считывается записанная по по25
0 0 0
0 1 1
1 0 1
1 . 1 0
Это позволяет информацию в группах адресов (слов) модулей 1 памяти в разрядах с преобладающим количеством "1" (для записи которых нужно пережигать перемычки) записывать в обратном коде.
Пусть, например, модуль (й = 1) имеет емкость 64 бита (16 4) и в нее необходимо записать информацию: . 0000
0001
0011
0101
0111
1001
1011
1101
1111
Количество "1" в каждом разряде равно 8 и обратное кодирование разрядов всех 16 слов не имеет смысла.
5 9991
Однако при делении информационного массива,. например, на S - =2, S - =4, S = 8 частей и обратном кодировании разрядов с преобладающим количеством
"1" в каждой-из частей получаем сопТ- 5 ветственно следующую информацию:
S = 2 ОООО S = 4 0000 S = 8 0000
0001 0001 . 0001
0010 0010 0000
0011 0011 0001
0!00 0000 0000
0101 0001 0001
0110 0010 0000
0111 0011 000!
0000 . 0000 0000
000! 0001 0001
0010 0010 0000
0011 0011 000!
0100 0000 0000
0101 0001 0001
0110 0010, 0000
О 11 0011 0001
При этом в дополнительную микросхему памяти необходимо записать сле. 25 дующую информацию:
ОООО ОООО 0000
1000 0100 0010
1000 0100
1100 0110
1 1100 ! 110
В предложенном программируемом постоянном запоминающем устройстве уве- З5 личивается также коэффициент програм" мируемости микросхем. Предложенное программируемое постоянное запоминающее устройство имеет более высокую надежность, большую технологичность
l1 6 при программировании и больший коэффициент программируемости.
Эти преимущества связаны с введением дополнительного модуля, который может быть выполнен на микросхеме постоянного качества, что обеспечит и большую надежность всего устройства.
Формула изобретения
Программируемое постоянное запоминающее устройство, содержащее модули памяти, адресные входы которых сов" динены с входами дешифратора и 1вляются входами устройства; выходы дешифратора соединены с входами выборки соответствующих модулей памяти, выходы которых соединены с входами первой группы блока формирователей четности, выходы которого являются выходами устройства, о т л и ч а ю ц е е с я тем, что, с целью повышения надежности устройства, оно содержит дополнительный модуль памяти, адресные входы которого соединены с входами уст" ройства, а выходы - c входами второй группы блока формирователей четности.
Источники информации, принятые во внимание при экспертизе
1. Валиев К.A. Орликовский A,À.
Полупроводниковые интегральные .схемы памяти на биполярных транзисторных структурах. И.,"Советское радио", !
979, с. 253-.254, .2. Иикроэлектроника и полупроводниковые приборы. И., "Советское радио". 1976, вып. 1, с, 50-58, рис,2.
3. Авторское свидетельство СССР по заявке 11 3292716/18-24, кл. G 11 С 17/00, 19.05.81 (прототип).
999111
Заказ 1166/75
Тираж 592 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, 8-35, Раушская наб., д. 4/g
Филиал ППП патент", r. Ужгород, ул. Проектная, 4
Составитель Г, Бородин
Редактор А. Козориз Техред К.Иыцьо Корректор И.Шулла
