Кольцевой счетчик

 

(72) Автор изобретения

В.В. Пряничников (7! ) заявитель

{54) КОЛЬЦЕВОЙ СЧЕТЧИК

Изобретение относится к автомати. ке и вычислительной технике и может быть использовано при реализации технических средств автоматики и вычислительной техники.

Известен кольцевой счетчик, содержащий входную шину, шину установки, разряды на 0-триггерах, два элемента И во всех разрядах, дополнительный элемент И и элемент НЕ (1 ).

Недостатками этого .устройства яв" ляются недостаточно высокая надежность функционирования, сброс любого D-триггера приводит к переносу

"1" на первый выход, и малый коэфшициент пересчета л+1), т.е. только на единицу больше, чем количество D-триггер R.

Наиболее близким к изобретению по технической !ущности является кольцево!"- счетчик, содержащий входнуз шину, шину установки, и разрядов на 1)-триггерах, четыре элемента И во всех разрядах, дополнительный элемент И, первый элемент ИЛИ во всех разрядах, второй элемент

ИЛИ в разрядах с третьего по И-l) -й, 5 два элемента НЕ, матричный дешифратор, содержащий р- 1), строку по (и-l), (д-1), сп-2), Гп-3),..., 2 элементов И, 1-1) столбец по 2,3,... п-2), (И-l), (И-1) элементов

30 (- 3.

Недостатком известного устройства является относительно невысокая информационная емкость с помрщью и-раз>s рядов íà D-триггерах получен кольцевой счетчик только на 2+2+3+4+,..., +

+и выходов и относительно низкая надежность из-за большого диапазона возможного ложного переноса иншорма-. ционной "1" на последующие и предыдущие выходы и также возможен ложный переход из любого состояния в исходное.

3 9991

Цель изобретения — увеличение информационной емкости и повышение надежности.

Поставленная цель достигается тем, что в кольцевой счетчик, содержащий входную шину, шину установки, п разрядов на D-триггерах, четыре элемента И во всех, кроме последнего, разрядах, два элемента И последнего разряда, дополнительный элемент И, пер- 1о вый элемент ИЛИ во всех разрядах, вто. второй элемент ИЛИ в разрядах с третьего по,п-1)-ый, первый, второй элементы НЕ, первый матричный дешифратор, первые входы первого, третье- 15 го и второго, четвертого элементов И каждого разряда, кроме четвертого элемента И второго разряда, соединены соответственно с инверсным и прямым выходами D-триггера своего 26 разряда, вторые входы первого, второго элементов И с третьего по п-l)-ый разрядов соединены с выходами первых элементов.И предыдуцих разрядов, второй вход четвертого эле- мента И первого разряда соединен с выходом третьего элемента И второго разряда, вторые входы третьего, четвертого.элементов И со второго по

<и-й)-ый разрядов соединены с выхо30 дами третьих элементов И последуюцих разрядов, выход третьего элемента

И первого разряда соединен с входом установки в "0" D-триггера своего разряда, входы установки в "0"

И-триггеров с третьего по (п-1)-ый разрядов соединены с выходами вторых элементов ИЛИ, первые входы которых соединены с выходами первых элементов И, входная шина соединена с тактовыми входами Р-триггеров всех, кроме первого, разрядов, введены в первый разряд три элемента И, во второй и с четвертого по (и-1)-ый разрядь1 шесть элементов И, в третий и последний разряды четыре элемента И, второй элемент ИЛИ в разряды первый, второй и и-ый элемент

ИЛИ-HE в каждый, кроме третьего, разряд, дополнительный элемент ИЛИ, второй матричный дешифратор, первый и второй матричные дешифраторы содержат по ï-1)-ой строке по п-2, п-3, п-4, п-5,..., 3, 2, 2 элементов

И в строках и по (ï-2) столбца по

2,3,..., n-2, и- 1 элементов И в

55 столбцах, строки первая, вторая,..., (и-2)-ая первого и второго матричных дешифраторов соединены соответ67 4 ственно с выходами вторых и шестых элементов И со второго по (и-l)-ый разрядов, (и-1)-е строки соединены с выходами первого и пятого элементов И (и-1)-го разряда, столбцы первый, второй,..., (и-2)-ой первого и второго матричных дешифраторов соединены соответственно с выходами восьмых и четвертых элементов И с третьего по и-ый разрядов, причем в каждом матричном дешифраторе первый столбец соединен с элементами И первой и третьей строк, столбцы со второго по (и-3)-ий соединены с входами элементов И предыдуцих, своей и следующей через одну строк, (и-2)-ой столбец соединен с элементами И всех строк, прямые выходы

D-триггеров со второго по (п-1) -ый разрядов и инверсный выход D-триггера и-го разряда соединены с D-входами D-триггеров последующих и первого разрядов D-вход D-триггеров второго разряда через первый элемент

ИЛИ соединен с выходами первого и второго элементов И первого разряда, первые входы шестого, восьмого и пятого, седьмого элементов И каждого разряда, кроме восьмого элемента И второго разряда, соединены соответственно с инверсным и прямым выходами D-триггера, первые входы четвертого и восьмого элементов И второго разряда соединены соответственно с выходами пятого и первого элементов И своего разряда, второй вход первого элемента И первого разряда через первый элемент ИЛИ и-го разряда соединен с выходами восьмого элемента И второго разряда и последних элементов И с первого по предпоследний столбец первого матричного дешифратора, второй вход второго элемента И первого разряда через элемент ИЛИ-HE второго разряда соединен с выходами четвертого элемента И второго разряда и последних элементов И с первого по предпоследний столбец второго матричного дешифратора, вторые входы первого, второго элементов И второго разряда соединены с инверсным выходом D-триггера первого разряда, вторые входы пятого и третьего, седьмого элементов И первого и и-го разрядов соединены через первый элемент НЕ с шиной установки, вторые входы четвертого и восьмого элементов И и-го разряда соединены соответственно с пря% 999167 4 мым и инверсным выходами D-триггера "1" D-триггера с третьего по (и-1)первого. разряда, вторые входы тре- разрядов соединен через первый эле" тьего и седьмого элементов И перво- мент ИЛИ с выходами четвертого пя1 го разряда через элемент ИЛИ-НЕ сое- того и, кроме третьего разряда, дединены с шиной .установки и выходом % вятого элементов И, входы дополнивторого элемента ИЛИ первого разря- тельного элемента ИЛИ соединены с да, вторые входы четвертого и вось- выходом четвертого элемента И первомого. элементов И первого разряда го разряда и шиной установки. соединены соответственно с выхода-, На чертеже представлена схема ми третьего и седьмого элементов И © кольцевого счетчика. второго разряда, вторые входы пятых, Устройство содержит В-триггера шестых и седьмых, восьмых элементов 1=1, T=2,..., l=п; элементы И 2=1, И со второго по (и-1)-ый разрядов 2=2,...; 2=(п-1); 3=1, 3=2,..., соединены соответственно с выхода- 3=(п-1); 4=1 4=2 4= ; 5=1, ми пятых элементов И предыдущих и >> 5=2,..., 5=n; 6=1, 6=2,... 6=(п-1); седьмых элементов И последующих раз- 7=2 7=3,... 7= fn-1); 8=1, 8=2..;, рядов, первые входы девятого и деся- 8=п; 9=1, 9=2,..., 9= ; 10=2, 10=4, того элементов И второго разряда 10=5,..., 10=; 11=2, 1=4, 11=5,..., соединены соответственно с выходами ll=п; 12, матричные дешифраторы 13 пятого и первого элементов И, вто- 20 и 14 на элементах И; элементы ИЛИ рые.входы соединены соответственно 15=1, 15=2. .. 15=(-1); 16=1, с выходом элемента ИЛИ-НЕ и через 16=2,...,16=п, 17; элементы ИЛИ-НЕ второй элемент НЕ с выходом первого 18=1, 18=2, 18=4, 18=5,... 18=п эле1 элемента ИЛИ и- о разряда, первые менты НЕ 19 и 20; шину 21 установки; входы девятого и десятого элементов И входную шину 22. Строки матричных

И,с четвертого и-ый разряд соеди- дешифраторов 13 и 14 содержат по иены соответственно с выходами седь- (п-2), (п-3), (п-3), (п-4), (n-5) мого и третьего элементов И, вторые 3, 2, 2 элемента И; столбцы матричвходы — через элемент ИЛИ-НЕ с вы- ных дешифраторов 13 и 14 содержат ходами первых элементов И третьей, 3р по 2, 3,..., (п-2), (и-1) элементов четвертой,..., (и-1)-ой строк перво- И; строки 1, 2,..., (п-2), (и-1) матго и второго матричных дешифраторов, ричных дешифраторов 13 и 14 соединетактовый вход D-триггера первого раз- ны соответственно с выходами элеменряда соединен с входной шиной через тов И 3=2, 3=3,..., 3=(п-1), 2=(-1) дополнительный .элемент И, второй . и выходами элементов И 7=2, 7=3,..., вход которого через второй элемент 7=(п-1) 6=(п"1) . столбцы l 2

ИЛИ п первого разряда соединен с последними элементами И последних и 13 соединены соо т соединены .соответственйо с выхостолбцов первого и второго матрич- дами элементов И 5=3, 5=4,... 5= (n-l), ных дешифраторов, второй вход второ- 5п и выходами элементов И 9=3 9=4,. го элемента ИЛИ каждого, кроме пер- 9=(п-l), 9п. вого, разряда и третий вход каждого, кроме первого, разряда и третий вход Кольцевой счетчик работает слекаждого, кроме первого и третьего, дующим образом. разряда соединены с шиной установки

l5

Логическая "1" последовательно и выходом десятого элемента И, тре- появляется на выходах элементов ИЛИ тий вход второго элемента ИЛИ тре- . 17 И 5=2, элементов И столбцов 1, тьего разряда соединен с выходом 2,..., (п-2), матричного дешифратовосьмого элемента И, четвертый вход ра 14 и элементов И 9=1, 9=2, элевторого элемента ИЛИ разрядов с чет- ментов И столбцов 1, 2,..., (и-2) -ro вертого по (и-й;-ый соединен с выхо- матричного дешифратора 13, являющих-. дом восьмого элемента И, вход уста- ся выходами кольцевого счетчика, новки в "1" П-триггера первого раз- т.е. коэффициент пересчета равен ряда через первый элемент ИЛИ соеди- 2+2+3+4+...+(и-1)+2+2+3+4+...+(и-1)= нен с шиной установки и выходом = 12+2+3+4+...+In-1)) 2. В течение седьмого элемента И, входы установ- первой половины счета до (2+2+3+ ки в. "1" 0-триггеров второго и и-го +4+...+(и-1Ц происходит последоваразрядов соединены с выходами девя- тельно заполнение всех разрядов едитых элементов И, вход установки в ницами 1исходное состояние - все

7 9991 разряды в "0"), причем после появления "1" на выходе элемента И 5=2 и каждого появления "1" на выходах последних элементов И каждого из столбцов 1, 2..., (и-3)-го матричного дещифратора 14 процесс заполнения еди ницами разрядов начинается сначала, т.е. следующим импульсом по шине 22

"1" появится на выходе четвертого элемента И следующего разряда и эле- 10 мента И 7=2, т.е. на выходе первого элемента И следующего столбца матричного дешифратора 14. После появления "1" на выходе последнего элемента И последнего столбца матрично- И

ro дешифратора 14 следующим импульсом по шине 22 в первый разряд запишется "0" и будет происходить обратный проысс — последовательное запол.нение всех разрядов нулями, т.е. 26 вторая половина счета с 2+2+3+4+...

+(и-1Я до 2+2+3+4+...+(и-1)1 2, причем после появления "1" íà выхоч де элемента И=9=2 и каждого появления "1" на выходах последних элемен- 23 тов И каждого из столбцов 1, 2,..., (п-3)-го матричного дешифратора 13 процесс заполнения нулями разрядов начинается сначала, т.е. следующим тактовым импульсом "1" появится на щ выходах восьмого элемента И следующего разряда и элемента И 3=2, т.е. на выходе первого элемента И следующего столбца матричного дешифратора 13. После появления "1" на выходе последнего элемента И последнего столбца матричного дешифратора 13 следующим импульсом по шине 22 в первый разряд запишется "l, и процес повторяется, начнется заполнение разрядов единицами.

Установка исходного состояния осуществляется подачей "1" на шину установки 21. Через элемент НЕ 19 отключаются последовательно, начибй ная с и-го разряда, третьи, четвертые и седьмые, восьмые элементы И всех разрядов, кроме элементов И 5 П, 9=п, и, начиная с второго разряда, пятые, шестые элементы И, т.е. на входы установки в "1" D-триггеров

1=2, 1=3,..., 1=и подаются "0", а на ,входы. установки в "0" через элементы ИЛИ 16=2, 16=3,..., l6=n логические "1", устанавливая 0-триггер в

"0". Через элемент ИЛИ-НЕ 18=1 от- И ключаются обратные связи D-триггера 1-1, элементы 4=1 и 8=1 и через элемент ИЛИ 15=1 он устанавливается

67 8 в "1". По окончании импульса установки ("0" на шине установки 21) с задержкой на время перехода из "0" в "1" последовательной цепочки элементов И 4=п, 4=(п-1),..., 4=2, 5=1 и элемента ИЛИ 17 "1" появится на первом выходе. Так как во время действия импульса установки по шине 21 на всех выходах кольцевого счетчика

"0", "1" появляется на выходе элемента И 5=1 по его окончании, то для формирования "1" на первом выходе во время действия импульса установки введен элемент ИЛИ 17, соединяющий первый выход с шиной установки

21. В процессе счета "1" на первом выходе формирует элемент И 5=l. Длительность импульса установки по шине 21 должна быть больше, чем время последовательного перехода из "1" в "0" цепочки элементов И 8=п, 8=(п-1),..., 8=4, 10=4 и элемента

ИЛИ 15=4, т.е. больше максимального времени подачи "0" на входы установки в "1" D-триггеров 1=п, 1= (п-l),..., (1=3) .

После установки на выходе элемента И 5=1 будет "1" — сигнал совпадения "0" состояния D-триггеров l=п, 1=(п-1),..., 1=2 с "1" состоянием

D-триггера 1=1, которая через элемент ИЛИ 17. поступит на первый выход.

На выходе элемента И 7=2 первой строке матричного дешифратора 14 тоже будет "1", но сигналы всех столбцов

"0". Логическая "1" с прямого выхода

D-триггера 1=1 откроет элемент И 3=1, разрешая прохождение сигналов с выхбдов элемента И 5=2 и последних элементов И столбцов 1, 2,..., (и-3)-ro матричного дешифратора 14 через элемент ИЛИ-НЕ 18=2 íà D-вход D-tperrepa 1-2. На выходе элемента ИЛИ-НЕ

18=2 "0" будут в моменты, когда на одном из выходов элемента И 5=2 и последних элементов И столбцов 1, 2,..., (и-3) -ro матричного дешифратора 14 будет "1", Первым импульсом по шине 22 "1" запишется в D-триггер 1=2, а "1" в D-триггере 1=1 останется и будет сохраняться в нем в течение первой половины счета до

$2+2+3+4+. +(и-1)) .

После первого импульса по шине

22 "1" появится на выходе элемента

И 5=2, т.е. во втором выходе кольцевого счетчика. На D-вход D-триггера

1=2 поступит "0". Вторым импульсом

167 10 и после (1+2+3+...+ (и-2)+(и-1))-го импульса появится на 2+2+3+4+...+

+(и-2)+(и-1JQ-м выходе, т.е. на выхо- . де элементов И (и-1)-ой строки (и-2)-го столбца. Эта "1" через эле- мент ИЛИ 16=1 откроет элемент И 12, разрешая прохождение следующего импульса по шине 22 на тактовый вход

Р-триггера 1 =I, и отключит обратные связи - элементы И 4=1, 8=1. ,Следующим,(1+2+3+...+ (и-1)+1)-м импульсом в D-триггер 1=1 запишется

"0", и "1" появится на t2+2++4+...+

+(и- l)+1 Р выходе, т.е. выходе элемента И 9=1, и начнется вторая половина счета - процесс заполнения всех . разрядов "0". В процессе первой половины счета "1" с выходов четвертых элементов И 5=3, 5=4,...,5=(п-l) запрещают на время своего действиявремя действия сигнала (1"} столбца переключение в "0" D-триггеров

1=3, 1=4,...,1 (п-l), а "1" с выходов третьих элементов И с четвертого по и-ый разрядов блокируют (запрещают) через десятые элементы И запись "1" по D-входам тактовыми импульсами по вине 22 и ложные переклю чения в "1" (сбои) D-триггеров последующих от разряда на выходе четвертого элемента И которого "l".

Таким образом, "1" с выходов четвертых и третьих элементов И, действуя на входы установки D-триггеров, формируют сигналы столбцов, запрещают их преждевременные и ложные переносы. На выходах элементов И

5=1, .5=2,.. °,5=п (первом, втором выходах кольцевого счетчика и столбцах матричного дешифратора 14) будет одна и только одна "1", так как сигналы элементов И 5=1, 5=3, 5=4,..., 5=(п-1) являются сигналами совпадений нулевых состояний 0-триггеров последующих разрядов с единичным состоянием своего, сигнал элемента И

5=2 является сигналом совпадения единичных состояний 0-триггеров

l=l и 1=2 с нулевыми состояними остальных, сигнал элемента И 5=п является сигналом совпадения единичных состояний D-триггеров 1=Ii и l=l, и двух сигналов совпадений на выходах элементов И 5=1, 5=2,...,5 и одновременно быть не может.

9 999 по шине 22 в D-триггеры 1=2 и 1=3 запишутся "0" и "1", и н1" появится на третьем выходе, т.е. выходе элемента И первой строки первого столб- ца матричного дешифратора 14. Tpe- S тьим импульсом по шине 22 в D-триг- . гер 1=2 запишется "l", а в D-триггере 1=3 останется "1", так как "1" с выхода элемента И 5=3 запретит в него запись "0",(если на входе установки "1",то состояние О-триггера нельзя изменить тактовым сигналом),и

1I I!

1 появится на четвертом выходе,т.е. выходе элемента И третьей строки.пер-. вого столбца, которая через элемент

ИЛИ-НЕ 18=4 отключит элемент И 11=4 и разрешит переключение 0-триггера 1=4 следующим импульсом по шине 22 в "1".

Четвертым импульсом по шине 22 в 0триггеры 1=2 и 1=4 запишутся "0" и

"1",и "1" появится на пятом выходе, т.е. выходе элемента И первой строки второго столбца. Пятым импульсом по шине 22 в D-триггеры 1=2 и 1=3 запишутся "1" и "0" и "1" появится на И шестом выходе, т.е. выходе элемента

И второй строки второго столбца.

Шестым импульсом по шине 22 в D-триггер 1=3 запишется "1", а в D-триггере 1=4 останется "1", так как "1" Зв с выхода элемента И 5=4 запретит заIlHcb "0", и "1" появится на седьмом выходе, т.е. выходе элемента И четвертой строки второго столбца и так. далее импульсами по шине 22 "1" будет последовательно продвигаться по элементам И столбцов 3, 4,..., (и-3)-ro матричного дешифратора

14 и после 1+2+3+ ...+ (и-2)) -ro импульса появится íà P+3+3+4+...+ 4д

+ (и-2) l- ì выходе, т.е. выходе эле- мента И (и-1) -ой строки, (и-3) -го столбца °

Эта "1," через элемент ИЛИ-НЕ 18-и закроет элемент И ll-п, отключит обратную связь с инверсного выхода на вход установки в "0" 0-триггера

1=п, осуществляемую элементом И 4-п, и разрешит запись в него "1" следующим импульсом по шине 22. Следующим . (1+2+3+...+ (и-2)+1)-м импульсом в

D-триггеры 1=2 и,=и запишутся "0" и "1", и "1" появится на 2+2+3+

+4,...+{Р-2)+11-м выходе, т.е. на выходе элемента И первой строки

И (и-2)-ro столбца. Следующими импуль-сами по шине 22 "1" будет продвигаться по элементам И (и-2) столбца

На выходах элементов И 7=2, 7=3, ° ° .,7= (и-1) и 6= (и-1) строках матричного дешифратора 14 будет од11 9991 на и только одна "1" и только в течение первой половины счета, так как они являются сигналами совпадений единичных состояний D-триггеров предыдущих разрядов с нулевым своего и сигналом совпадения единичных состояний всех D-триггеров, кроме l=п, и двух сигналов совпадений одновременно быть не может. Ложный в результате сбоя перенос этой "1" назад на !в выходы шестых элементов И предыдущих разрядов запрещен, так как "1" с выходов элемента И 8=1 и пятых элементов И предыдущих от этой "1" разрядов запрещают ложное переклю-

"1" D-триггера разряда, на выходе шестого элемента И которого "1"0 приводит к переносу "1" вперед на выход последнего элемента И данного столб- 2s ца, т.е. ложный перенос возможен только вперед в пределах столбца.

После первой половины счета "1" с инверсного выхода D-триггера 1=1 откроет элемент И 2=1, разрешая про- зв хождение сигналов с выходов элемента И 9=2 и последних элементов И столбцов 1, 2,...,(п-3)-го матричного дешифратора 13 через элемент

ИЛИ 15=п íà D-вход D-триггера 1=2.

3$

Следующим i 1+2+3+... + (-1 ) +2! -м импульсом в D-триггер 1=2 запишется

"0", и "1" появится на 12+2+3+4+...+

+ (и-1)+21-м выходе, т.е. выходе weмента И 9=2. На выходе элемента ИЛИ

15=п "1" будут в моменты появления

"1" на выходе элемента И 9=2 и последних элементов И столбцов 1, 2, ° .. ...,(п-3)-го матричного дешифратора 13.

Следующим (1+2+3+... + (и-1)+2+1) -м импульсом по шине 22 в D-триггеры

1=2 и 1=3 запишутся "1" и "0", и н!" появится на !2+2+3+4+.. ° +(и-1)+

+2+1 -м выходе, т.е. на выходе эле50 мента И первой строки первого столбца.

Следующим 1+2+3+° .° .° . +(и-1)+2+2)-м . импульсом по шине 22 в D-триггера

1=2 запишется "0", а в D-триггере

1=3 останется "0", так как "1" с выхода элемента И 9=3 запретит в него запись !", и "1" появится на f 2+. б7 12

+2+3+4+... + (и-1)+2+2)-м выходе, т.е. выходе элемента И третьей строки первого столбца, которая через элемент ИЛИ-НЕ 18=4 отключит элемент

И 10=4 и разрешит переключение

Р"триггера 1=4 следующим импульсом по шине 22 в "0".

Следующим f 1+2+3+...+(n-1)+2+3+

+11-м импульсом в D-триггеры 1=2 и

1=4 запишутся "1" и "О" и "1" появится на 2+2+3+...+ (и-1)+2+2+1)-м выходе, т.е. выходе элемента И первой строки второго столбца и т.д.

"1" будет последовательно продвигаться по элементам И столбцов

2, 3,...,(п-3) матричного дешифратора 13 и после !1+2+3+...+ (п-1)+

+2+2+3+4+...+(и-2)1-го импульса появится на (2+2+3+4+...+(n-1)+2+2+

+3+4+...+ (n-2Д -м выходе, т.е. выходе. элемента И строки (и-1) столбца (и-3) -го. Эта "1" через элемент

ИЛИ-Нс 18=п закроет элемент И 10=п, отключит обратную связь с прямого выхода на вход установки в "1"

D-триггера l=п, осуществляемую элементом И 8=п, и разрешит запись в него "0" следующим импульсом по ши.не 22. С выхода элемента ИЛИ 15=п через элементы И 2=1, ИЛИ 15=2 на

D-вход D-триггера 1=2 поступит "1".

Следующим Г1+2+3+...+(п-l.)+2+3+

+4+....+(n-2)+11-м импульсом в D-триггеры 1=2 и l=п запишутся "1" и "0", и "1" появится на (2+2+3+4+...+(n-1)+

+2+2+3+4+...(и-2)+!) -м выходе, т.е. выходе элемента И первой строки столбца (п-2)-го.

Следующими импульсами по шине 22

"1" будет последовательно продвигаться по элементам И (и-2)-го столбца и после 1+2+3+...+(n-1)+2+2+3+

+4+...+(и-1)1-го импульса появится на (2+2+3+4+...+(n.-l)+2+2+3+4+...+

+(и-1)) -м последнем выходе, т.е. выходе элемента И (и-1)-ой строки (и-2) столбца матричного дешифратора 13. Эта "1" через элемент ИЛИ

16=1 откроет элемент И 12, разрешая прохождение следующего импульса по шине 22 на тактовый вход D-триггера

1=1 и отключит его обратные связи, осуществляемые элементами И 4=1, 8=1.

Следующим $2+2+3+4+...+(и-1)+2+

+2+3+4+...+(и-1) !-м импульсом в

D-триггер l=l запишется "1", и "1" . появится на выходе элемента И 5=! и через элемент ИЛИ 17 на первом вы счетчика. Ложное переключение из

"1" в "0" D-триггера разряда, на выходе второго элемента И которого "1", приводит к переносу "1" вперед на выход последнего элемента И данного столбца, т.е. ложный перенос возможен только вперед в пределах столбца. Когда сигнал (и-2)-го столбца матричного дешифратора 14 "1", то в процессе продвижения "1" по элементам И этого столбца "1" будут последовательно появляться и на I, 2,...,(п-3)-м столбцах матричного дешифратора 13, но на всех строках матричного дешифратора 13 будут "0", т.е. "1" будут последовательно появляться только на выходах элементов

И (n-2)-го столбца матричного дешифратора !4. Когда сигнал (и-2) -го столбца матричного дешифратора 13

"1", то в процессе продвижения "1" по элементам И этого столбца "1" будут последовательно появляться и на

1, 2,...,(n-3)-м столбцах матричного дешифратора 14, но "0" будут на всех его строках, .т.е. "1" будут последовательно появляться только на выходах элементов И (n-2)-ro столбца матричного дешифратора 13. Когда сигналы (и-2)-х столбцов "0", то наличие "1" одновременно на столбцах матричных дешифраторов 14 и

13 исключено. Чтобы устранить ложное появление "!" на втором выходевыходе элемента И 5=2 в момент появления "1" на выходе первого элемента И (и-2)-го столбца матричного дешифратора 14, первый вход элемента .

И 5=2 соединен с выходом элемента И

6=2, а не с прямым выходом 9-триггера 1=2 ° Чтобы устранить ложное появление "1" на выходе элемента И 9=2 в момент появления "1" на выходе первого элемента И (и-2)-ro столбца матричного дешифратора !3, первыйвход элемента 9=2 соединен с выходом элемента И 2=2, а не с инверсным выходом 0-триггера 1=2. На выходах кольцевого счетчика будет в каждый момент одна и только одна "1", Случайный, в результате сбоя, перенос этой одной и только одной "1" ограничен, возможен только вперед в пределах столбца, на котором произошел сбой.

Предлагаемый кольцевой счетчик экономичен, из и-разрядного кольцевого счетчика с коэффициентом пере! 3 . 999167 14 ходе, после чего процесс счета повто.ряется.

На выходах элементов И 9= 1, 9=2,... ...,9=n будет одна. и только одна "1", так как сигналы -элементов И 9=1, 9=3, 9=4,...,9=(п-1) являются сигналами совпадения единичных состояний Dтриггеров последующих разрядов с нулевым состоянием своего, сигнал элемента И 9ю2 является сигналом совпа- 10 дения нулевых состояний П-триггеров

1=1 и 1=2 с единичными состояниями остальных, сигнал элемента И 9=п является сигналом совпадения нулевых состояний Р-триггеров 1=n и 1=! и . ss двух сигналов совпадений на выходах элементов И 9=1, 9=2,...,9=п одновременно быть не может. В процессе второй половины счета "1" с выходов восьмых элементов И 9=3, 9=4,... де ...,9=(n-1) запрещают на время свое. до действия - время действия сигнала ("1") столбца, переключение a ""-1"

D-триггеров 1 =3, 1=4,...,1=(п-1), а "1" с выходов седьмых элементов

И 8=4, 9=5,..., R=n блокируют (запрещают) через элементы И 10=4, 10=5,...,10=п запись по D-входам тактовыми импульсами по шине 22 и ложные. переключения в "0" (сбои)

D-триггеров последующих от разряда, на выходе восьмого элемента И которого "1". Таким образом; "1" с выходов восьмых и седьмых элементов И, действуя на входы установки D-триггеров, формируют сигналы столбцов, запрещают-их преждевременные и ложные переносы. На выходах элементов И

3=2, 3=3,...,3=,(п-1) и 2=(п-1) будет одна и только одна "1" и только в течение второй noJloBHHbt счета, так как они являются сигналами совпаде. ний нулевых состояний D-триггеров предыдущих разрядов с единичным своего и сигналом совпадения нулевых состояний.всех D-триггеров, кроме 1-и; и двух сигналов совпадений одновре--менно быть не может. Ложный в результате сбоя перенос этой "1" назад, на выходы вторых элементов И предыдущих разрядов, запрещен, так как "1" с выходов элемента И 4=1 и первых элементов И предыдущйх от этой "1" разрядов запрещают ложное переключение из "0" в "1" D-триггеров предыдущих разрядов. Ложное переключение D-триггеров разрядов между единичными строкой .и столбцом не влияет на состояние кольцевого

16

Формула изобретения

15 9991 счета (2+2+3+4+...+(n-1)+ng получен кольцевой счетчик той же разрядности с коэффициентом пересчета

12+2+3+4+...+(и-1Д 2, т.е. больше почти в 2 раза, и, чем больше раз.рядность, тем выше эффективность использования предложенного кольцевого счетчика. Если использовать не все состояния кольцевого счетчика, то количество элементов И в матричных дешифраторах можно уменьшить, кроме последних элементов И в столбцах матричных дешифраторов. Так, для получения кольцевого счетчика сигналы на выходах которого появляются через 1, 1, 2, 3,...,(п-1), 1, 1, 2, 3,...,(п-1). используются только последние элементы И всех столбцов матричн :х дешифраторов, остальные элементы И матричных дешифраторов 20 не нужны.

Таким образом, преимущество данного кольцевого счетчика состоит в возможности одниМ кольцевым счетчи...,.„...„С Ы Д,, В

И кольцевых счетчиков с коэффициентом пересчета 2п, кроме того, повышена надежность за счет запрета ложных переключений D-триггеров.

Кольцевой счетчик, содержащий

3f входную шину, шину установки, П разрядов на D-триггерах, четыре элемента И во всех, кроме последнего, разрядах, два элемента И последнего разряда, дополнительный элемент И, 40 первый элемент ИЛИ во всех разрядах, второй элемент ИЛИ в разрядах с тре-. тьего по (Q-1)-ый, первый, второй элементы НЕ, первый матричный дешифратор, первые входы первого, третье.45

ro и второго, четвертого элементов И каждого разряда, кроме четвертого элемента И второго разряда, соединены соответственно с инверсным и прямым выходами В-триггера своего разряда, вторые входы первого, второго

50 элементов И с третьего по (il-11-ый разрядов соединены с выходами первых элементов И предыдущих разрядов, второй вход четвертого .элемента И первого разряда соединен с выходом третьего элемента И второго разряда, вторые входы третьего, четвертого элементов И со второго по (Il-1) -ый разрядов соединены с выходами третьих элементов И последующих разрядов, выход третьего элемента И первого разряда соединен с входом установки в "0" D-триггера своего разряда, входы установки в "0" D-триггеров с третьего по (n-1)-ый разрядов соединены с выходами вторых элементов ИЛИ, первые входы которых соединены с выходами первых элементов И, входная шина соединена с тактовыми входами 0-триггеров всех, кроме первого, разрядов, о т л и ч а ю щ и йс я тем, что, с целью увеличения информационной емкости и повышения надежности, введены в первый разряд три элемента И, so второй и с чет-. вертого по (n-1)-ый разряды шесть элементов И, в третий и последний разряд четыре элемента И, второй элемент ИЛИ в разряды первый, второй и и-ый элемент ИЛИ-НЕ в каждый, кроме третьего, разряд, дополнительный элемент ИЛИ, второй матричный дешифратор, первый и второй матричные дешифраторы содержат по (и-1)-ой строке по п-2, п-3, п-4, п-5,...,3, 2, 2 элементов И в строках и по (и-2) столбца по 2, 3,..., n- 2, и-1 элементов И в столбцах, строки первая, вторая,...,(n-2)-ая первого и второго матричных дешифраторов соединены соответственно с выходами вторых и шестых элементов И со второго по (и-1)-ый разрядов, (и-1)-е строки соединены с выходом первого и пятого элементов И (n-1) -го разряда, столбцы первый, второй,..., (n-2)-ой первого и второго матричных дешифраторов соединены соответственно с выходами восьмых и четвертых элементов И с третьего по и-ый раздов, причем в каждом матричном дешифраторе первый столбец соединен с элементами И первой и третьей строк, столбцы со второго по (n-3)-ий соединены с входами элементов И предыдущих, своей и следующей через одну строк, (n-2)-ой столбец соединен с элементами И всех строк, прямые выходы 0-триггеров со второго по (и-1)-ый разрядов и инверсный выход

D-триггера и-го разряда соединены с 0-входами 0-триггеров последующих и первого разрядов, 0-вход 0-триггеров второго разряда через первый элемент ИЛИ соединен с выходами первого и второго элементов И первого разряда, первые входы шестого, вось17 = 999 мого и пятого, седьмого элементов И каждого разряда, кроме восьмого элемента И второго разряда, соединены соответственно с инверсным и прямым выходами О-триггера, первые входы четвертого и восьмого элементов И второго разряда соединены соответственно с выходами пятого и первого элементов И своего разряда, второй вход первого элемента И первого раз- 10 ряда через первый элемент ИЛИ n-ro разряда соединен с выходами восьмого элемента И второго разряда и последних элементов И с первого по предпоследний столбцов первого матричного 15 дешифратора, второй вход второго элемента И первого разряда через элемент ИЛИ-HE второго разряда соединен ..с выходами четвертого элемента И второго разряда и последних элементов И 26 с первого по предпоследний столбец оторого матричного дешифратора, вторые входы первого, второго элементов

И второго разряда соединены с инверсным выходом D-триггера первого раз- 15 ряда, вторые входы пятого и третьего, седьмого элементов И первого и и-ro разрядов соединены через первый элемент НЕ с шиной установки, вторые входы четвертого и восьмого элемен- 5в тов И и-го разряда соединены соответственно с прямым и инверсным выходами D-триггера первого разряда, вторые входы третьего и седьмого элементов И первого разряда через элемент ИЛИ-НЕ соединены с шиной уста35 новки и выходом второго элемента

ИЛИ первого разряда, вторые входы четвертого и восьмого элементов И первого разряда соединены соответственно с выходами третьего и седь40 мого элементов И второго разряда, вторые входы пятых, шестых и седьмых, восьмых элементов И со второго, по (и-1)-ый разрядов соединены соответственно с выходами пятых эле45 ментов И предыдущих и седьмых элементов И последующих разрядов, первые входы девятого и десятого эле-. ментов И второго разряда соединены соответственно с выходами пятого и . 56 первого элементов И, вторые входы соединены соответственно с выходом

Зб7 18 элемента ИЛИ-НЕ и через второй элемент НЕ с выходом первого элемента

ИЛИ и-го разряда, первые входы девятого и десятого элементов И с четвертого по и-го разряд соединены соот- ветственно с выходами седьмого и тре- . тьего элементов И, вторые входы - через элемент ИЛИ,-НЕ с выходами первых элементов И третьей, четвертой,..., (и-1)-ой .строк первого и второго матричных дешифраторов, тактовый вход

0-триггера первого разряда соединен с входной шиной через дополнительный элемент И, второй вход которого через второй элемент ИЛИ .первого разряда соединен с последними элементами И последних столбцов первого и второго матричных дешифраторов, второй вход второго элемента ИЛИ каждого, кроме первого, разряда и третий вход каждого, кроме первого и третьего, разряда соединены с шиной установки и выходом десятого элемента И, третий вход второго элемента

ИЛИ третьего разряда соединен с выходом восьмого элемента И, четвертый вход второго элемента ИЛИ разрядов с четвертого no (n-1)-ый соединен с выходом восьмого элемента И, вход установки в "!" 0-триггера первого разряда через первый элемент. ИЛИ соединен с шиной установки и выходом седьмого элемента И, входы установки в "1" 0-триггеров второго и n-ro разрядов соединены с выходами девятых элементов И, вход установки в

"1" 0-триггера с третьего no {n-1)-ый разрядов соединен через первый элемент ИЛИ с выходами четвертого, пятого и, кроме третьего разряда, девятого элементов И, входы дополнительного элемента ИЛИ соединены с выходом четвертого элемента И первого разряда и шиной установки.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке N 2831413/18-2 l, кл. Н 03 Н 23/00, 1979.

2. Авторское свидетельство СССР по заявке и 3220447/18-21, кл. Н 03 Н 23/00, 18.12.80.