Устройство для сложения-вычитания

 

А. A. Сорокин, A. A. Селиванов, В. В фумянцйв, „. ( и В. В. Короваев !,г-;,.

Ф °

" C."

Ф

Научно-исследовательский и проектно-конструкт й( институт автоматизированных систем управления транспортом газа (723 Авторы изобретения (71) Заявитель (4 " УС ГОЛС Ю ЛЛЯ СЛожЕНИЯ-ВЫЧИтЛНт

Изобретение относится к вычйсли-. тельной технике и может быть использовано при построении арифметическИх устройств ЭВМ и цифровых систем контроля.

Известно устройство, содержащее три счетчика, генератор импульсов, триггеры и элементы И,ИЛИ, позволяю-щие определять разность двух чисел с сохранением информации об операндах f1).

Недостатком этого устройства является низкое быстродействие.

Наиболее близким к изобретению является устройство для сложениявычитания двоичных чисел, содержащее два регистра, триггер, шесть энементов И, два элемента ИЛИ и два элемента задержки (2 .

Недостатками такого устройства являются его функциональная ограниченность, состоящая в том, что оно не обеспечивает сохранения значения второго операнда после выполнения операции сложения или вычитания, а также низкое быстродействие.

Цель изобретения — повьваения быстродействия и расширение функциональных возможностей устройства за счет возможности сохранения значения второго операнда при выполнении операции.

Указанная цель достигается тем, что в устройство, содержащещее два регистра, триггер, четыре элемента И и элемент ИЛИ, причем прямой выход триггера соединен с первым входом первого элемента И, второй вход кото рого соединен с выходом первого регистра, введены четыре сумматора по модулю два, при этом первый и второй входы первого сумматора по модулю два соединены соответственно с выходом первого регистра и прямым выходом триггера, выход первого сумматора по модулю два соединен с первым входом второго сумматора по модулю два и с первым входом второго элемента И, второй вход которого соединен с выходом .третьего сумматора по модулю два, выход первого элемента И соединен с первым входом элемента ИЛИ, выход второго элемента И соединен со вторым входом элемента ИЛИ, выход которого соединен с первым входом четвертого сумматора по .модулю два, второй вход которого соединен с пряьым выходом триггера, выход четвертого сумматора по модулю два соединен с первым входом третьего элемента И, 1005037— выход которого соединен со счетным входом триггера, первый вход третьего сумматора по модулю два соединен с шиной управления устройства, вторые входы второго и третьего сумматоров по модулю два соединены с выходом второго регистра, вход которого подключен к выходу четвертого элемента

И, вход первого регистра соединен с.

его выходом, выход второго сумматора по модулю два подключен к первому 0 входу четвертого элемента И, вторые входы третьего и четвертого элементов И соединены с шиной синхронизации устройства, а установочный вход триг- гера соединен с шиной сброса устрой- 35 ства.

На чертеже изображена структурная схема устройства для сложения-вычитания.

Устройство содержит два регистра

1 и 2, триггер 3, элементы И 4-7, сумматоры 8-11 по модулю два, элемент ИЛИ 12, шину 13 управления, шину 14 еинхронизации и шину 15 сбросаi 25

Устройство работает следующим образом.

При операции "Сложение" в регистры 1 и 2 по синхронизируюшим импульсаь.. тактовой частоты последовательно, N начиная с младших разрядов, записываются двоичные коды слаГаемых Х (Х;3, Х2, ..., Хп) и У, (УЗУ,..., Уп), а при операции "Вычитанйе" в регистр 1 записываются двоичный код вычитаемо- 35 го Х (X, Х, ..., Хп), а в регистр

2 — уменьшаемого У (У.3, У2, ..., Уп).

При этом на шину 14 синхронизации подается запирающий потенциал, а на шину 15 - импульс "Сброс", который 40 устанавливает триггер 3 в исходное нулевое состояние.

Рассмотрим работу устройства в режиме "Вычитание", при котором на уп равляющу шину 13 подается потенциал 45

"логическая единица". Двоичные коды вычитаемого и уменьшаемого считывают-.. ся синхронно последовательно, начиная с младших разрядов, и поступают на вход комбинационного сумматора-вычитателя, образованного элементами б, 7, 9 - 11 и 12. На вход комбинацион ного сумматора поступает также с единичного выхода триггера 3 значение заема, образовавшегося.в предыдущем такте считывания.

При этом на каждом 3 --м такте считывания на выходе сумматора 9 формируется значение разности Р3, а на выходе элемента ИЛИ 12 - значение заема 2;. . 60 .

Синхронно со считывающими импуль;сами по шине 14 .на входы элементов

И 4 и 5 поступают импульсы, передний фронт которых задержан относительно переднего фронта считывающих 65 импульсов на время установления пере,ходных процессов в комбинационном сумматоре-вычитателе, вызванных очередным поступлением считываемых кодов.

При этом на каждом i-м такте считывания значение разности Р с

3 выхода элемента И 4 поступает на вход регистра 2, а в триггере 3 через элемент И 5 записывается значение заема.

Операция записи или стирания единицы заема в триггере 3 реализуется на элементе И 4. При несовпадении (совпадении ) значения заема 1-го такта и значениях, записанного в триггере 3 Hà (i-1 -м такте, на выходе элемента И 4 формируется сигнал " логическая единица" (" логический нуль"), который поступает на вход элемента

И 5. В зависимости от сигнала на выходе элемента 4 синхроимпульс либо проходит через элемент И 5 на счетный вход триггера 3 и перебрасывает его, либо элемент И 5 запирается и триггер сохраняет свое состояние.

Процесс вычисления заканчивается после считывания старших разрядов умень« шаемого и вычитаемого. Если уменьшаемое меньше вычитаемого, разность получается в дополнитнльном коде.

Операция "Сложение" отличается от операции "Вычитание" только подачей на управляющую шину 13 потенциала

"логический нуль".

Как при сложении, так и при вычитании записанный в регистре 1 код числа сохраняется.

Данное устройство выгодно отличается от прототипа, так как позволяет производить операции сложения и вычитания двух чисел, представленных в прямых кодах с сохранением информации об одном из слагаемых или вычитаемом после операции "Сложение" или "Вычитание". Эта особенность расширяет функциональные возможности устройства и позволяет эффективно использовать его при многократных вычислениях ,сумьы или разности двух чисел в случаях, когда один из операндов не меняется, например, в устройствах, выполняющих операции "Умножение" или

"Деление" методом многократного суммирования или вычитания, в интеграторах систем сбора и обработки информа ции и для других целей, где требуется производить повторные вычисления.

Кроме того, по-сравнению с прототипом, данное устройство обладает повышенным быстродействием, так как операции и сложения,,и вычитания осуществляются за один цикл.

Формула изобретения

Устройство для сложения-вычитания, содержащее два регистра, триггер, 1005037

ВНИИПИ Заказ 1899/63 Тираж 704 Подписное

Филиал ППП "Патент",г.ужгород,ул.Проектная,4 четыре элемента И и элемент ИЛИ, причем прямой выход триггера соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого регистра, о т л и ч а ю— щ е е с я тем, что, с целью повышенйя быстродействия и расширения функциональных возможностей за счет возможности сохранения значения второго операнда,при выполнении операции, в устройство введены четыре сумматора по модулю два, при этом первый и второй входы первого сумматора по моду-лю два соединены соответственно с выходом первого регистра и прямым выходом триггера, выкод первого сумматора15 по модулю два соединен, с первым входом второго сумматора по модулю два и с первым входом второго элемента И, второй вход которого соединен с выходом третьего сумматора па модулю два, 2у) выход первого элемента И соединен- с первым входом элемента ИЛИ, выход второго элемента И соединен с вторым входом элемента ИЛИ, выход которого соединен с первым входом четвертого сумматора по модулю два, второй вход которого соединен с прямым выходо триггера, выход четвертого с7Ьвйтора по модулю два соединен с первым вхоцом третьего элемента И, выход которого соединен со счетным входом триггера, первый вход третьего сумматора по модулю два соединен с шиной управ- ления устройства, вторые входы второго и третьего сумматоров по модулю два соединены с выходом второго реги™ стра, вход которого подключен к выходу четвертого элемента И, вход перво-. го регистра соединен с его выходом, выход второго сумматора по модулю два подключен к первому входу четвертого элемента И, вторые входы третье- го и четвертого элементов И соединены с.шнной синхронизации устройства,а установочный вход триггера соединен . с шиной сброса устройства.

Источники шнформации, принятые во внимание при экспертизе

1. авторское свидетельство СССР

9 686029, кл. G 06 F 7/50, 1977.

2. Лвторское свидетельство СССР

9 .74,6513, кл. G 06 F 7/50, 1978

l прототип ) ..

Устройство для сложения-вычитания Устройство для сложения-вычитания Устройство для сложения-вычитания 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх