Устройство для умножения

 

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ , содержащее регистры множимого и множителя, блок перемно жения, первый сумматор, регистр 1Гроизвеаения, причем выходы i( младщих разрядов регистра множимого и/регистра множителя соединены соответственно с входами Ц разрядов множимого и множителя блока перемножения | -разрядных чисел, выходы первого сумматора соединены соответственно с К-старьшими разрядами регистра произведения. выходы k младших разрядов которого соединены соответственно с первой группой входов первого сумматора, от л и - чающееся тем, что, с целью упрошения устройства, оно содержит второй сумматор, два триппера, буферный регистр, два счетчика, элемент задержки, причем выходы старших и ( младших разрядов блока перемножения соединены соответственно с входами буферного регистра и первой группой входов второго сумматора, вторая группа входов которого соединена ссхэтветсгвённо с выходами буферного регистра, выходы второго сумматора соединены соответствен- . но с второй группой входов первого сумматора , выходы переноса первого и вто (Л рого сумматоров соединены соответственно с входами первого и второго триггеров , выходы которых соединены соответственно с входами переноса первого и S е второго сумматоров, тактовая шина устройства соединена с тактовыми входами регистров множимого и произведения , буферного регистра, первого и второго триггеров и первого счетчика, выход которого соединен с входом запрета выдачи информации i младших разрядов , регистра произведения и входом элемента задержки, выход которого соединен с входом установки в нуль первого счетчика , входом разрешения занесения информации регистра множимого, тактовым входом регистра множителя и-входом второго счетчика, выход которого является выходом окончания работы устройства .

„,Я()„„1007101

СОЮЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Зи) G 06 = г

4",, с

С с.с

ОПИСАНИЕ ИЭОБРЕТЕНИ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н ABTOPCHOMY С8ИДЕТЕЛЬСТВУ (21) 3342342/18-24. (22) 02.10.81 (46) 23.03.83 . Бюл. № 11 (72) В. Q. Гусев и С. И, Алферов (71 ) Специальное конструкторское бюро В иброприбо р" (53) 681.325 (088.8) (56) 1. Авторское свидетельство СССР

¹ 675423, кл. 5 06 F 7/52, 1976.

2. Авторское свицегельсгво СССР № 739531, кл. G 06 F 7/52, 1978.

3. Авторское свидетельство СССР

¹ 763897, кл. G 06 F 7/52, 1978.

4. Авгорское свидетельство СССР № 742934, кл. Cj 06 F 7/52, 1978, 5. Авторское свице тельство СССР № 705448, кл. G 06 F 7/52, 1977.

6. Авторское свицетельсгво СССР № 824206, кл. („06 F 7/52, 1978.

7. Авторское свицетельство СССР № 729587, кл. С, 06 F 7/52, 1977.

8. Авгорское свицегельство СССР

¹ 813417, кл. Cj 06 F 7/52, 1978 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ, соцержашее регистры множимого и множителя, блок перемножения первый сумматор, регистр пройзведения, причем выходы g млацщих разряцов регистра множимого и1регистра множителя соединены соогветствеЧ но с входами g разряцов множимого и множителя блока перемножения g-разрядных чисел, выхоцы первого сумматора соецинены соответственно с K-старшими разряцами регистра проиэвецения, выхоцы k младших разрядов которого соединены соответственно с первой группой вхоцов первого сумматора, î. r л ич а ю ш е е с я тем, что, с целью упрошения усгройства, оно соцержит второй сумматор, цва триггера, буферный регистр, цва счетчика, элемент задержки, причем выхоцы g старших и g. млацших разряцов блока перемножения соединены соответственно с вхоцами буферного регистра и первой группой вхоцов второго сумматора, вторая группа вхоцов которого соединена соответственно с выходами буферного регистра, выхоцы второго сумматора соединены соответствен- . но с второй группой входов первого сум- Я магора, выхоцы переноса первого и второго сумматоров соединены соответственно с вхоцами первого и второго триггеров, выхоцы которых соецинены соогвет- С„ сгвенно с вхоцами переноса первого и второго сумматоров, тактовая шина устройства соецинена с тактовыми вхо- фиы дами регистров множимого и проиэведе- (© ния, буферного регистра, первого и второго триггеров и первого счетчика, вы» хоц которого соецинев с входом запрета выдачи информации % млацших разрядов регистра проиэвецения и вхоцом элеменга зацержки, выхоц которого соединен с входом установки в нуль первого счетчика, входом разрешения занесения янформации регистра множимого, тактовым вхоцом регистра множителя и- вхоцом второго счетчика, выхоц которого явля- 3 ется выходом окончания работы устройства.

1007101 зовано при умножении чисел в системах .счисления с большими основаниями, в частности при вычислении спектров вибрационных сигналов методом цискрегного преобразования Фурье с объемами входных массивов чисел, кратными таким ос ованиям.

Известны усгройсгва, выполняющие умножение чисел в цвоичной системе счисления с разряцностью сомножителей, крагной некоторому числу P. Если Ьразрядность сомножителей, Р= Pop+ .н

0=Pg, ro эти перемножигели можно рас- 15 смагривагь как устройства умножения з;разрядных чисел в системе счисления с цвоично-копированным основанием

fn(1) и (23.

B быстродействующих устройствах щ поцобного типа перемножение осушест вляется одновременно цля всех разрядов множимого и множителя с использованием цвоичньгх сумматоров.

Известны устройства, в которых функ- у5 пию разряцных умножений выполняют шифраторы р-разряцных сомножителей в 2р»разряцные произвецения. В качестве шифраторов используют либо комбинацион ные логические элементы j3) либоодно»сторонние запоминающие устройства (постоянные запоминающие, устройсг«. ва) 4)- (7 В дйнных" устройствах умножение осуществляется параллельно цля всех групп разрядов, что обеспечиваег высокое быстроцействие.

Наиболее близким по технической сущности к предлагаемому является уст» ройство цля умножения =разрядных чисел, соцержащее h-разрядные регистры

40 множимого и множителя, коммутаторы групп разрядов мйожимого и множителя, блок перемножения *-разряцных чисел

4 разрядность групп множимого и множителя), разрядный накаплйваюший сумматор, коммутатор частичных произве45 дений, причем выходы регистров множимого и множителя, сгруппированные по разрядов, подключены к информапионным вхоцам коммутаторов групп и разряцов множимого и множителя соответст,венно, управляющие вхоцы которых поцключены соответственно к первому и второму управляющим входам устройства, а выхоцы поцключены соответственно к вхоцам множимого и множителя

55, блока перемножения 1с- разряцных чисел, выходы которого соецинены соответ ственно с вхопами коммутатора часгич16 затраты.

Целью изобретения является упрощение устройства.

Изобре гение относится к вычислительной технике и может быгь испольных произвецений управляющие вхоцы которого соединены с первым и вторым управляющими вхоцами устройства. а вы хопы - с вхоцами накаплйваюшего суммагора, тактовый вход блока перемножения К- разряцных чисел соединен с тактовой шиной,устройства 58 j .

Недос гаткоч указанных устройств. являются значительные аппаратурные

Поставленная цель постигается ген, что устройство цля умножения, соцержашее регистры множимого и множителя, блок перемножения, первый сумматор, регисгр произвецения, причем выходы .к млацших разрядов регистра множимого и регистра множителя соецинены со» ответственно с .вхоцами t. разряцов множимого и множителя блока перемно жения к»разрядных чисел, выхоцы пер» вого сумматора соецинены соответственно с % старшими разряцами регист ра произведения, выхоцы с младших раз» рядов которого соецинены соответствен но с первой группой вхоцов первого сум- матора, соцержит второй сумматор, цва триггера, буферный регистр, два счетчика, элемент зацержки, причем выхоцы с старших и k млацших разрядов блока перемножения соединены соогветсгвенно с вхоцами буферного регистра и первой группой вхоцов Второго сумматора, вго» рая группа вхоцов которого соединена соответственно с выхлопами буферного регистра, выходы второго сумматора соединены соответственно с второй группой вхоцов первого сумматора, выхоцы переноса первого и второго сумматоров соединены соответственно с входами первого и второго триггеров, .1выходы которых соецинены соответственно с вхоцами переноса первого и вгорого сумматоров, тактовая шина устройства соединена с тактовыми вхоцами регистра множимого, регистра про звецения, буферного регистра, первого и второго триггеров и первого счетчика, выхоц которого соецинен с вхоцом запрета выцачи информации с млацших разряцов регистра произведения и входом элемента задержки, выхоц которого соецинен с входом установки в нуль первого счет» чика, вхопом разрешения занесения информации регистре множимого, тактовым вхоцом регистра множителя и вхоцом второго счетчика, выхоц которого явля100 ется выхоцом окончания работы устройства.

На фиг. 1 прецсгавлена структурная схема устройства для умножения; на фиг. 2 - принцип умножения цля случая

@=1 6, К =4, ta =16.

Устройство цля умнвкения соцержиг, блок. перемножения Х- разрядных чисел с входами множимого 2 и множителя 3, выходами млацших 4 и старших 5 разрядов, регистра множимого 6, множите-. ля 7>. произведения 8,буферный регистр

9, первый.и второй сумматора 10 и ll» первый и второй счетчики 12. и 13, элемент 14 зацержки, первый и второй григ геры 15 и 16, вход запрета выдачи иггформации % млацших разряцов регистра 17 произвецения, выход 18 окончания работы устройства.

Устройство цля умножения работает следующим образом.

В исходном состоянии множимое А и множитель В записаны в регистры соответственно 6 и 7 таким образом, что на шины сомножителей 2 и 3 выхоцяг в количестве k младшие двоичные разряцы множимого, образующие оцин младший разряц в системе счисления с оснрва . нием,m, и млацшие двоичные разряды множителя а количестве k, образующие также оцин млацший разряд в системе с основанием m . .В исхоцном состоянии все триггерные элеменгы и регистры устройства обнулены. С выхоца блока 1 перемножения 1с»разряцных чисел, кото» рый может быть выполнен на постоянном запоминающем устройстве, выдается 2 1с разрядное произвецение, % млацших раэ»рядов этого проиэвецения по шинам 4 и цалее через сумматоры 11 и 10 поступают без изменения на Х-разрядный ахоп регистра 8 произведения, куда и записывается с приходом первого тактового импульса (ТИ). Указанный импульс одновременно записывает в бу» ферный регистр 9 значения k старших разряцов произведения и сдвигает множимое в регистре 6 íà k разрядов аправо, в реэульrare на шины 2 выхоциг следующая группа % разряцов множимо го, прецсгавляюшая собой второй разряд его в системе счисления с основанием m.

Блок 1 выцает новое произведение, Ф. младших разрядов которого по ши нам 4 суммируются сумматором 11 с ф, старшими разрядами прецьщушего произведения иэ регистра 9. Сумма про хопит через сумматор 10, потому что на 1с- разрядные выхоцны . шины регисг7101 4 ра 8 по-прежнему выходят "нули . Второй тактовый импульс записывает значе/ ния k старших разрядов в регистр 9, перец-вигает содержимое регистра 8 на 1с разряцов влево с занесенйем в него новой суммы, nepenamraer в регистре 6: множимое на разрядов вправо и темсамым производит смену информации на ., шинах 2. Кроме того, в сумматорах 11 и 10

1а фиксируются сигналы переполнения, если они возникнут, в триггерах 16 и 15, а код счетчика 12 увеличиваегся на 1 .

При выталкивании" иэ регистра 6 раэpRGoa множимого на их место записыва

1% ются нули

Описанный процесс продолжается -q, такгов, и по мере его протекания в регистре 8 накапливается сумма цослецовательньгх групп раэряцов, составляющих первый ряц схемы умножения.на фиг. 2.

В момент, окончания г,-го такта происхоцит следующее. В регистр 9 записыва» ются значения k старших раэряцов поо» лецнего частичного произведения с шин 5.

Иэ регистра 6 выталкиваются послецние значащие % разрядов,.в результате шины 2 принимают нулевые потенциалы.

Код регистра 8 сдвигается вправо на раэря дов с занесением в регистр новой суммы, в реэульгат ь на выхоце появляются эна» чения М разряцов суммы, «сгорая была записана в регистр 8 первым тактовьгм импульсом. Но в этот же момент переполняегся счетчик 12, импульс переполнения . проходит.на г элемент 14 задержки и на вход 1г, что вызывает запрещение выдачи * разряцов с регистра произвецения на первый вхоц сумматб- . ра 10.

На (фМ)-ом такте выхоцной коц блока 1 (шины 4 и 5) равен нулю вслед» .ствие того,, что один из сомножителей; а именно множимое (шины 2), равен нулю. Поэтому соцержимое регистра 9 прохоциг через сумматоры 11 и 10, .фф сложившись только с сигналом переполнения от предыдущего такта. В момент окончания (q,+1)-ãî такта в регистр 9 записывается нулевая комбинация с шин 5, в регистре 8 происходит сцвиг информации на 1С. разрядов av ao с за несением числа на вхоце регистра 8. На шины выходит сумма, которая была записана в регистр 8 в момент окончания второго тактового импульса. С выхода элемента 14 задержки выхоцит импульс, который усаанавливаег в нуль счет» чик 12, производит исходную запись мно жимого А в регистр 6 и выполняет пер

3 1007101 4 вый сдвиг множителя в регистре 7 на вания по ряду 2 последуют еше цва разрядов вправо, произвеця тем самым аналогичных цикла по ряцу 3 и ряду 4". смену информации на шинах. После окончания суммирования по ряцу " 4

Б этом положении устройство готово, счетчик 13 переполняется и осганавливапроизвесги суммирование послецовагель- 5 er процесс умножения импульсом по шиных групп разряцов, составляюших второй не 18. РезультЬт произведения в вице ряц схемы умножения на фиг. 2, что и числа С=А В фиксируется в регисгре 8, имеег месго и течение слецуюших (/+1) причем это буцуг старшие разряды прои гакгов. Суммирование по второму ряцу, . вецения. выполняется так же, как и по ряцу "1". >< В обшем случае количество тактов

Отличие заключается лишь в том, что к умножения равно g(q+6). суммам групп разрядов впределахряда 2" образуемым в сумматоре 11, послецова- Данное устройство цля умножения тельно добавляется сумма по ряцу "1",, по сравнению с известным требует погактный вывоц которой из регистра 8 меньших аппаратурных затрат вслецсгсопровожцается вводом в регистр 8 об- вие использования двух %, разрядных щей суммы рядов "1" и "2», образуе-,сумма горов вместо 2п-разрядного накапмой в сумматоре 10. ливаюшего сумматора и коммутатора

На фиг. 2 изображен случайЬ=16,Фй=16, частичных произвецений известного yet

3(4, <,=4, Поэтому после цикла суммиро->о ройсгва.

1007101 мсзрсвСмяезСИСюСМ!вся Сюс»

Составитель А. Клюев

Рецакгор Т. Кугрышева Текрей С.Мигунова Корректор Ю,Макаренко

Заказ 2140/72 Тираж 704 Поцписное

ВНИИПИ Госуцарсгвенного комитега СССР по цепам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., ц. 4/6

Филиал ППП Патент, r. Ужгороц, ул. Проектная, 4