Запоминающее устройство с автономным контролем

 

ЗАПОМИНАНЯДЕЕ УСТРОЙСТВО С АВТОНОМНЫМ КОНТРОЛЕМ по авт. ев, 936033, отличающее с я тем, что,.,с целью повышения надежности устройства, оно содержит элементы И, сумматоры по модулю два, дешифратор и блок контроля, вход которого соединен с выходом первого регистра слова, один выход -с одним из входов первого регистра слова , а другой выход - с первыми входами элементов И, вторые входы которых подключены к выходам дешифратора, а выходы - к другим входам первого регистра слова, первые входы сумматоров по Модулю два соедшнены с выходом второго регистра слова, вторые входы - с одними из выходов ассоциаивного накопителя , эыходы сумматоров по модулю два подключены соответственно кодному КЗ входов ассоциативного накопителя , входам;дешифратора и.одним из входов второго коммутатора. л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19} а}

3(5}} G 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПЪЙ (61) 936033 (21) 3348052/18-24 (22) 15.10.81 (46) 07.04.83. Бюл. }} 13 (72) В.Н. Горшков и Л.Н. Фомин (53) 681.327(088.8) (56) 1. Авторское свидетельство СССР

}} 936033 по заявке }} 2920805/18-24, кл. G 11 С 29/00, 1980 (прототип).,(54) (57) ЗАПОМИНА}0ЩЕЕ УСТРОЙСТВО

С- АВТОНОМНЫМ КОНТРОЛЕМ по авт. св. }} 936033, о т л и ч а ю ш е— е с я тем, что, с целью повышения надежности устройства, оно содержит . элементы И, сумматоры по модулю два, дешифратор и блок контроля, вход которого соединен с выходом первого регистра слова, один выход — с одним из входов первого регистра слова, а другой выход — c первыми входами элементов И, вторые входы которых подключены к выходам дешифратора, а выходы - к другим входам первого регистра слова, первые входы сумматоров по модулю два соединены с выходом второго регистра слова, вторые входы - с одними из выходов ассоциа ивного накопителя, выходы сумматоров по модулю два подключены соответственно к одному из входов ассоциативного накопителя, входам;дешифратора и.одним иэ.входов второго коммутатора.

1010659

Изобретение относится к запоминающим устройствам.

ПО основному авт. св. Р 936033 известно устройство, содержащее ассоциативный накопитель, одни информационные входы которого подключены к 5 выходам первого коммутатора, выходы— к одним иэ входов второго коммутатора, а другие информационные входы ассоциативного накопителя подключены к входам адресного блока и являются 10 адресными входами устройства, матричный накопитель, адресные. входы которого подключены к выходам адресного блока, а информационные входы и ВыхОды — к Одним иэ ВыхОдОВ и вхОдОВ 5 усилителей записи-считывания соответственно, первый регистр слова,, входы и выходы которого подключены к другим выходам и входам усилителей записи-считывания, второй коммутатор, одни из выходов которого подключены к одним из входов первого . регистра слова„ другие входы которого являются информационными входами устройства, одни входы первого коммутатора подключены к одним из выходов первого регистра слова, другие выходы которого являются выходами устройства, второй регистр слова, входы которого подключены к выходам усилителей записи-считывания, а выходы — к другим входам первого и второго коммутаторов 1 ).

В этом устройстве при записи и считывании данных производится контроль работсспособности ячеек памяти. 35

При записи разряды кодовой комбинации, соответствующие отказавшим разрядам ячейки памяти, заносятся . в ассоциативный накопитель. При считывании кодовой комбинации отказавшие разряды ячейки подменяются данными из ассоциативного накопителя.

Однако, если после записи кодовой комбинации возникает отказ, то работоспособность такого устройства на- 45

Рушается.

Таким образом, недостатком данного устройства является низкая достоверность считываемых данных.

Цель изобретения — повышение надежности устройства за счет повышения достоверности считывания данных.

Поставленная цель .достигается тем, что в запоминающее устройство с автономнЫМ контролем введены элементы И, сумматоры по модулю два, дешифратор:и блок контроля, вход которого соединен с выходом первого регистра слова, один выход - с одним иэ входов первого регистра слова, а другой выход — с первыми входами эле-60 ментов И, вторые входы которых подключены к выходам дешифратора, а выходы — к другим входам первого регистра слова, первые входы сумматоРов по модулю два соединены с выходом второго регистра слова, вторые входы — с одними из выходов ассоциативного накопителя, выходы сумматоров по модулю два подключены соответственно к одному иэ входов ассоциативного накопителя, входам дешифратора и одним из входов второго коммутатора.

На чертеже изображена структурная схема предлагаемого устройства.

Устройство содержит адресный блок 1 памяти, состоящий из адресного блока .2,, матричного накопителя 3, усилителей 4 записи-считывания и первого регистра 5 слова, второй регистр 6 слова и ассоциативный накопитель 7, который имеет приэнаковую часть 8 для хранения поразрядной суммы по модулю два кодовых слов,. представляющий из себя двоичный код номеров отказав-, ших разрядов,. функциональную часть

9 для подмены отказавших разрядов и аргументную часть 10 для запоминания адреса отказавших ячеек адресного блока 1 памяти.

Устройство также содержит первый 11 и второй 12 коммутаторы, адресный вход 13, блок 14 контроля, элементы И 15, сумматоры 16 по модулю два, дешифратор 17. Устройство имеет вход 18 и выход 19.

Устройство работает следующим образом.

Н паузах между внешниМИ обращениями производится контроль работоспособности ячеек памяти адресного блока 1 памяти. При обнаружении отказов в какой-либо ячейке памяти определяется кратность ошибки и адрес неработоспособной ячейки памяти записывается в аргументную часть 10 накопителя 7, причем кратность ошибки соответствует количеству разрядов функциональной части 9 накопителя 7. Обнаружение отказов производится с помощью регистра 6, на который последовательно считывается, из ячейки памяти пррьюй и обратный код числа. Одновременно с записью адреса в накопитель 7 код с регистра 6 поступает на.сумматоры 16 по модулю два, где формируется поразрядная сумма по модулю два кодовых слов, представляющих иэ себя двоичный код номеров отказавших разрядов.

Например, если отказали 2-й, 4-й, 9-й разряды ячейки памяти, то на выходе сумматоров 16 сформируется код 1111, так как 0010®0100(@1001 = 1111.

Этот код записывается в признаковую часть 8 соответствующей ячейки памяти накопителя 7.

При обращении к запоминающему устройству по адресу, установленному на входе 13, происходит одновременное обращение как к адресному блоку 1, так и к ассоциативному накопители 7.

1010659

Запись данных производится следующим образом. Записываемое слово с входа 18 поступает иа регистр 5. Если при ассоциативном поиске в накопителе 7 не обнаружен адрес, поданный на вход 13, то следовательно, в ячейке памяти нет отказов. С помощью блока 14 контроля формируется признак нечетности (контрольный разряд) и записывается в соответствующий разряд регистра 5. Затем слово иэ ре- 10 гистра 5 в прямом коде через усилители 4 записи-считывания записывается в ячейку матричного накопителя 3.

Если-при ассоциативном поиске в 5 накопителе 7 обнаружен адрес, поданный на вход 13, то, следовательно, в ячейке памяти имеются отказавшие разряды. Обратный код слове из регистра 5 через усилители 4 эаписисчитывания записывается в накопитель 3, а затем считывается на регистр б. Затем прямой код слова из регистра 5 аналогично записывается в накопитель 3 и считывается иэ него на,регистр 6 ° Код с регистра 6 поступает на сумматоры 16 по модулю два, где формируется кодовая комбинация для подтверждения или коррекции содержимого соответствующей ячейки памяти призиаковой части 8 .® накопителя 7. Необходимость этого обусловлена тем, что за.время, прошедшее с,момента записи кодовой комбинации в признаковую часть 8 накопителя 7, в ячейке памяти могли З5 .отказать еще некоторые разряды.

Одновременно код с регистра б поступает на коммутатор 11, с помощью которого производится занесение разрядов слова из регистра 5, соот- 40 ветствующих отказавшим разрядам ячейки памяти, в функциональную часть 9 накопителя 7. Затем иэ ячейки накопителя 3 производится считывание прямого кода слова на регистр 5.45

Этот код поступает в блок 14 контроля, н котором формируется контрольный разряд и заносится в соответствующий разряд регистра 5. Содержимое регистра 5 записывается через усилители 4 записи-считывания в накопитель 3. Контрольный разряд, таким образом, формируется с учетом имеющихся отказов и предназначен для. выявления ошибок, вызванных отка зами, возникающими после записи данных.

Считывание данных. производится следующим образом. С входа 13 поступает адрес считываемого слова на адресный блок 2, ассоциативный на- 60 копитель 7. Если при ассоциативном поиске в накопителе 7 не обнаружен адрес, поданный на вход 13, то, следовательно, в ячейке памяти не было отказавших разрядов. Слово из 65 накопителя 3 записывается через усилители 4 записи-считывания в регистры 5 и 6. Код иэ регистра 5 поступает в блок 14 контроля, где проверяется выполнение контрольного соотношения. Если отказов не возникло, или возник отказ, характер которого совпадает с хранимой информацией, то контрольное соотношение выполняется. При этом блок 14 контроля вЫцает сигнал "0" и производится подача слова иэ регистра 5 на выход 19. Если вознгк отказ разряда, искажающий хра нк.лое слово, то контрольное соотно-, шение не выполняется. Блок 14 контроля при этом выдает сигнал "1". Далее " производится следующее. Адрес ячейки памяти заносится в аргументную часть

10 накопителя 7. Обратный код слова из регистра 5 записывается в ячейку накопителя 3 и считывается на регистр б. Код иэ регистра б поступает на сумматоры 16 по модулю два, где формируется номер отказавшего разряда. Сформированный код передается на вход дешифратора 17 и в приэнаковую часть 8 накопителя 7. На одном из выходов дешифратора 17 появляется единичный сигнал, который проходит через соответствующий элемент И 15, так как блок 14 контроля при этом выдает сигнал "1". Единичный сигнал с выхода элемента И 15 поступает на соответствующий разряд регистра 5 и инвертирует его. Истинное значение этого разряда через коммутатор 11 заносится в функциональную часть 9 накопителя 7. Это необходимо для того, чтобы сохранить работоспособность устройства в случае, если в. этой ячейке возникнет еще один отказ.

Далее исправное слово иэ регистра .5 выдается на выход 19.

Если при считывании данных в накопителе 7 обнаружен адрес, поданный на вход 13, то,, следовательно, в ячейке памяти имеются отказавшие разряды. Слово в прямом коде иэ накопителя 3 через усилители 4 записисчитывания считывается на регистры

5 и 6. Затем из регистра 5,в эту же . ячейку памяти записывается обратный код слова и считывается на регистр б, Далее целесообразно рассмотреть два случая: новых отказов после записи данных не возникло; возник отказ после записи данных.Рассмотрим первый случай. Пусть в ячейке памяти ранее отказали

2-й, 4-й и 9-й разряды, а .после записи данных новых отказов не возникло. Код с регистра 6, а также содержимое признаковой части 8 накопителя 7 поступают иа сумматоры 16 по модулю два,. где формируется поразрядная сумма по модулю два коцовых слов, представляющих иэ себя цвоичные коды номеров отказавших

1010659

Составитель В. Рудаков

Редактор Н. Стащишина Техред С.Мигунова

Корректор Л, Бокшан

Заказ 2495/39 Тираж 592

ВНИИПИ ГосударственногЬ комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", г. Ужгород, ул . Проектная, 4

Разрядов, и содержимого признаковой части 8 накопителя 7, Для рассмат-. риваемого примера сформируется код, Р000, так как 001830100(++.001{++1111 = 0000 . 5

Код 0000 свидетельствует о том, что новых отказов не возникло. При этом код с регистра 5 поступает в блок

14 контроля, который ныдает сигнал

"0". Содержимое функциональной части 9 (для рассматриваемого примера истинные значения 2-ro, 4-го и 9-ro разрядов) через коммутатор 12 поступает на регистр 5. Далее исправленное слово иэ регистра 5 выдается на 15 выход 19.

Рассмотрим второй случай. Пусть в ячейке памяти ранее отказали 2-й, 4-й и 9-й Разряды, а после записи данных отказал 7-й разряд..Код с регистра 6, а также содержимое признаковой части 8 накопителя 7 поступают на сумматоры 16 по модулю два, где формируется код 0111, так как 25

0010Q010(®0113@1001{++1111=0111. Код

0111 указывает на то, что после записи данных 7-й разряд отказал. Далее может возникнуть две ситуации: либо отказавший после записи данных разряд согласован с хранимой информацией, либо нет.

Если имеет место первая ситуация, то, следовательно, искажения записанного слова не произошло и блок 14 . контроля пои этом. выдает сигнал

Код 0111 с сумматоров 16 по модулю два поступает на коммутатор 12, обеспечивая блокировку выдачи в 7-й раз,ряд регистра 5 содержимого функциональной части 9 накопителя 7. Тем .49 самым обеспечивается правильная подмена отказавших ранее разрядов, т е. 2-го, 4-го и 9-го. Истинные значения этих разрядов из функцио. нальной части 9 накопителя 7 пере даются в регистр 5 через коммутатор 12. Затем слово иэ регистра 5 выдается на выход 19. Кроме того, как и при считывании слова из ячейки памяти, где ранее не было отказа, а после записи данных возник, производится подмена всех отказанших разрядов. При этом выбирается свободная ячейка памяти накопителя 7, в которой функциональная часть на один разряд больше, .чем у используемой ранее.

Если имеет место вторая группа, то блок 14 контроля при этом выдает сигнал "1", так как произошло искажение записанного слова. Аналогично предыдущей ситуации, через коммутатор 12 из функциональной части

9 накопителя 7 передаются в регистр Ь истинные значения 2-го, 4-ro и 9-го разрядов. Кроме того, код 0111 из сумматоров 16 по модулю два поступает на дешифратор 17. Это приводит к появлению единичного сигнала на соответствующем выходе дешифратора 17, который через один из элементов

И 15 поступает на 7-ой разряд регистра 5 и инвертирует его. Далее слово из регистра 5 поступает на выход 19 и как и в предыдущей ситуации производится подмена отказавших разрядов ячейки памяти с учетом разряда, который отказал после записи слона.

Таким образом, предлагаемое устройство в отличие от известного (1 сохраняет работоспособность в том. случае, если после записи данных в ячейку памяти отказывает один разряд. Это приводит к повышению достоверности считынания данных и, следовательно, надежности устройства.