Устройство для контроля двоичного кода на нечетность

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДВОИЧНОГО КОДА НА: НЕЧЕТНОСТЬ,, содержащее регистр сдвига, триггер, первый и второй элементы И, причем первый вход первого элемента. И является входом тактовых импульсов устройства, ааход первого элемента И подключен к входу разрешения сдвига регистра сдвига, информационный вход которого является информационным входом устройства , отличающееся тем, что, с целью повьпиения быстродействия устройства, в него введен я первый, второй, третий, четвертый элементы ИЛИ, третий, четвертый и пятый эле.менты И, триггер фиксации сдвига, элемент задержки, первый и второй эле(енты НЕ, одновивратор. Неполный дешифратор, причем вход установки в нуль регистра сдвига подключен к выходу первого элемента ИЛИ, первый вход которого соединен с первым входом второго-элемента ИЛИ и с выходом одновибратора, второй вход первого элемента ИЛИ соединен с первым входом второго элемен:та .И, входом первого элемента НЕ и вторым входом третьего элемента И, :первый вход оторого связан с единичным выходом триггера фиксации сдвига, нулевой выход которого соединен с вторым входом второго эле- . мента И, выходы регистра сдвига подключены к входам неполного дешифратора , единичные выходьл регистра сдвига соединены с входами третьего) элемента ИЛИ соответственно, единичный выход младшего разряда регистра сдвига соединен с вторым входом второго элемента ИЛИ, выход «еполного дешифратора связан с входом первого элемента НЕ, выход которого соединен с входом установки в единицу триггера фиксации сдвига, выход третьего элемента ИЛИ соединен с входом второго элемента НЕ:и с вто- § рым входом первого элемента И, тре- Л тий вход которого связан с входом СЛ установки в единицу триггера фиксации J,. сдвига, выход второго элемента НЕ С через элемент задержки подключен к входам установки в нуль триггера, фик-2 сации сдвига соответственно, выход второго элемента ИЛИ соединен с входом установки в единицу триггера, единичный выход которого подключен к первому входу пятого элемента И, .нулевой выход триггера соединен с первым входом четвертого элемента И, второй вход которого свяэан с вторым входом пятого элемента И и Bhjходом второго элемента НЕ, выход второго элемента И соединен с пер- . вым входом четвертого элемента ИЛИ, второй вход которого связан с выходом пятого элемента И, выход третьего ,элемента И соединен с входом одновибратора, выходы четвертого элемента И и четвертого элемента ИЛИ являются выходами устройства.

СОЮЗ СОВЕТСНИХ

СОЦ 4АЛИСТИЧЕСНИХ

РЕСПУБЛИК

1 .А

09) (И) ЗШ G 06 F 11 10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABT0PCHONIY СВИДЕТЕЛЬСТВЪ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

-. (21) 3361830/18-24

:;(22) 09..12.81 (46) 15,04.83. Вюл. 9 14 (72) В.A. Мельников и С.И. Ямнов (53) 681.3(0-88.8) (56) 1. Авторское свидетельстур СССР

Р 382090, кл.. G 06 F 11/10, 1970.

2. Авторское свидетельство СССР

9 746530, кл. G. 06 F-11/10, 1978.

3. АвторсКое свидетельство СССР

Р 530332, кл. G 06 F 11/10, 1974 ,(прототип) °

:(54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ДВОИЧНОГО КОДА НА НЕЧЕТНОСТЬ, содержащее регистр сдвига,-триггер, первый и второй элементы И, причем первый вход первого элемента. И является входом тактовых импульсов устройства,, в@ход первого элемента И подключен к входу разрешения сдвига регистра сдвига, информационный вход которого является информационным входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены первый, второй, третий, четвертый элементы ИЛИ, третий, четвертый и пятый элементы И, триггер фиксации сдвига, элемент задержки, первый и второй элементы НЕ, одновибратор, неполный дешифратор, причем вход установки в нуль регистра сдвигаподключен к выходу первого элемента

ИЛИ, первый вход которого соединен с первым входом второго элемента

ИЛИ и с выходом одновибратора, второй вход первого элемента ИЛИ соеди-нен с первым входом второго элемента,И, входом первого элемента НЕ и вторым входом третьего элемента И, :первый вход которого связан с единичным выходом триггера фиксации сдвига, нулевой выход. которого сое- динен с вторым входом второго элемента И, выходы регистра сдвига.подключены к входам неполного дешифра- тора, единичные выходы регистра сдвига соединены с входами третьех элемента ИЛИ соответственно, -единичный выход младшего разряда регистра сдвига соединен с вторым входом второго элемента ИЛИ, выход неполного дешифратора связан с входом первого элемента НЕ, выход которого соединен с входом установки в единицу триггера фиксации сдвига, выход третьего элемента ИЛИ соединен с входом второго элемента НЕ.и с вторым входом первого элемента И, третий вход которого связан с входом установки в единицу триггера фиксаци сдвига, выход второго элемента НЕ через элемент задержки подключен к входам установки в нуль триггера. фиксации сдвига соответственно, выход второго элемента ИЛИ соединен с входом установки в единицу триггера, единичный выход которого подключен к первому входу пятого элемента И, нулевой выход триггера соединен с первым входом четвертого элемента И, второй вход которого связан с вто- " рым входом пятого элемента И и выходом второго элемента НЕ, выход второго элемента И соединен с первым входом четвертого элемента ИЛИ, второй вход которого связан с выходом пятого элемента И, выход третьего элемента И соединен с входом одновибратора, выходы четвертого элемента И и четвертого элемента

HJIH являются выходами устройства.

1012261

Устройство относится к области вычислительной техники и может быть использовано для проверки на нечетность (четность) цифровой информации, принимаемой в параллельном коде.

Известно устройство для контроля на четность цифровой информации, содержащее регистр, элементы И и ИЛИ11).

Недостатком устройства является низкое быстродействие.

Известно устройство для контроля двоичного кода на четность, содержащее регистр сдвига, триггер, элемент

ИЛИ, элемент И 2).

Недостатком данного устройства является низкое быстродействие, оп- 15 ределяемое количеством тактовых импульсов, необходимых.для опроса разрядов регистра, которые находятся в единичном состоянии.

Наиболее близким к предложенному 20 по технической сущности является устройство .для контроля цифровой информации на четность, содержащее два элемента И, сдвигающий регистр и триггер f3) . 25

Недостатком устройства является сравнительно низкое быстродействие, определяемое положением старшего разряда кода, имеющего единичное значение, т.е. время формирования признака нечетности (четности) кода в зависимости от кодового слова меняется в пределах от Т до NT где

Т вЂ” период следования тактовых импульсов, а Й вЂ” разрядность кода.

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается .тем, что в устройство для контроля . двоичного кода на нечетность| содер 40 жащее регистр сдвига, триггер, первый и второй элементы И, причем первый вход первого элемента И является входом тактовых импульсов устройства, выход первого элемента И подключен к входу разрешения сдвига регистра сдвига, информационный вход которого является информационным входом устройства, введены первый, второй, третий и четвертый элементы ИЛИ, третий, четвертый и пятый элементы

И, триггер фиксации сдвига, элемент задержки, первый и второй элементы

НЕ, одновибратор, неполный дешифра,тор, причем вход установки в нуль регистра -сдвига подключен к выходу первого элемента ИЛИ, первый вход которого соединен с первым входом второго элемента ИЛИ и с выходом одновибратора, второй вход первого элемента HJIH соединен с первым вхо- 60 дом элемента И, входом первого элемента НЕ и вторым входом третьего элемента И, первый вход.,которого связан с единичным выходом триггера фиксации сдвига, нулевой выход кото- 65 рого соединен с вторым входом второго элемента И, выходы регистра сдвига подключены к входам неполного дешифратора, единичные выходы регистра сдвига соединеиы с входами третьего элемента ИЛИ соответственно, единичный вЫход младшего разряда .регистра сдвига соединен с вторым входом второго элемента ИЛИ, выход неполного дешифратора связан с входом первЬго элемента НЕ, выход которого соединен с входом установки в единицу триrrepа фиксации сдвига, выход третьего элемента ИЛИ соединен с входом второго элемента НЕ и с вторым входом первого элемента И, третий вход которого связан с входом установки в единицу триггера фиксации сдвига, выход второго элемента НЕ через элемент задержки подключен к входам установки в нуль триггера и триггера фиксации сдвига соответственно, выход второго элемента ИЛИ соединен с входом установки в единицу триггера, единичный выход которого подключен к первому входу пятого элемента И, нулевой выход триггера соединен с первым входом четвертого элемента И; второй вход которого связан с вторым входом пятого элемента И и выходом второго элемента НЕ, выход второго элемента И соединен с первым входом четвертого элемента ИЛИ, второй вход которого связан с выходом пятого элемента И, выход третьего элемента И соединен с входом одновибратора, выходы четвертого .элемента И и четвертого элемента ИЛИ являются выходами устрой ства.

На чертеже изображена схема предлагаемого устройства.

Устройство для контроля двоичного кода на нечетность содержит первый элемент ИЛИ 1, первый элемент И 2, регистр 3 сдвига, второй элемент

ИЛИ 4, триггер 5, неполный дешифратор 6, первый элемент НЕ 7 триггер

8 фиксации сдвига, второй элемент

И 9, третий элемент И 10; одновибратор 11, третий элемент HJIH 12, вто-. рой элемент HE 13, элемент задержки ,14, четвертый и пятый элементы И 15 ! и 16 соответственно, четвертый элемент ИЛИ 17, информационные входы устройства 18, вход тактовых импульсов 19, выхода устройства 20.

Выходы регистра 3 сдвига соединены с входами неполного дешифратора

6, единичные выходы регистра 3 сдвига соединены с входами третьего элемента ИЛИ 12, выход третьего элемента ИЛИ 12 соединен с входом второго элемента HE 13 и вторым входом первого элемента И 2, выход второго элемента НЕ 13 соединен с входами установки в нуль триггера 5 и тригге.

1012261 ра 8 Фиксации сдвига через элемент задержки 14, выход неполного дешифратора б соединен с вкодом первого элемента НЕ 7, первым входом первого элемента ИЛИ 1, первым входом второго элемента И 9, первым входом третьего элемента И 10, выход первого элемента НЕ 7 соединен с входом . установки в единицу триггера 8 фик-сации сдвига и. третьим входом первого элемента И 2, единичный выход триггера 8 фиксации сдвига соединен с вторым входом третьего элемента

10„ нулевой выход триггера 8 фик. — . сации .сдвига соединен с вторым входом второго элемента И 9, выход .третьего элемента И 10 соединен через одновибратор 11 и второй вход первого элемента ИЛЙ 1 с входом установки в нуль регистра сдвига 3, первый. вход второго элемента ИЛИ 4 соединен с выходом одновибратора 11, а второй вход. - с единичным выходом младшего разряда регистра 3, выход второго элемента ИЛИ 4 соединен со

1. .счетным входом триггера 5, единичный выход которого соединен с первым. входом пятого элемента И 16. Первый вход. четвертого элемента И 15 соедийен с .нулевым выходом триггера 5.

Вторые входы четвертого и пятогоэлементов И 15 и 16 соединены с выходом второго элемента НЕ 13. Выход Второго элемента И 9 соединен c первым входом четвертого элемента ИЛИ 17 второй . вход которого соединен с вы:ходом пятого элемента И 16,выход четвертого элемента И 15 и выход четвер:того элемента ИЛИ 17 соединены с выходами устройства 20.

Устройство. работает следующим образом.

В йсходном состояйии .регистр 3 вига, триггер 5 и триггер 8 Фиксации сдвига находятся в нулевом состоянии. Параллельный.код, призйак нечетности (четности) кой орого не- . обходимо определять-, подается на входы 18 устройства. Если в коде име

Ется хотя бы одна единица, на выходе третьего элемента или 12 появляется сигнал, который, поступай на один из входов первого элемента И 2 подготавливает к прохождению через него тактОвых импульсов с входа 19.

Если в каком-либо разряде регистра имеется всего одна единица, на выходе неполного дешифратора 6 появля,ется сигнал, который через первый элемент НЕ 7 запрещает прохождение тактовых импульсов с, входа 19"для сдвига информации в регистре 3 (на входе первого элемента И 2, соеди;ненном с выходом первого элемента !

НЕ 7, имеется нулевой. сигнал).

1 Неполный. дешифратор б реализует логическую функцию вида

2. 3" и 1Х2.ХЗ" Хн

5 1 Ъ 3" н °" 1Х - ° Я х-= 1 — единичное значение: где х -ro разряда, х = 0 — нулевое значение

i-го разряда, и — количество разрядов кода.

При наличии единствениой еднницы в коде сигнал с выхода. йеполного дешифратора б поступает на первый вход второго элемента И 9, на второй вход которого поступает сигнал. с нулевого выхода триггера 8 фиксации сдвига. Сигнал о наличии единицы в коде (признак нечетности) поступает через четвертый элемента ИЛИ 17 на: выход устройства 20. Одновременно с формированием признака нечетности кода сигнал с выхода неполного дешифратора б через первый элемент

ИЛИ 1 поступает на вход установки в нуль регистра 3 сдвига.

Если код"в регистре 3 сдвига содержит больше чем одну единицу,иа выходе неполного дешифратора 6 — сигнал (логический нуль), который через

30 первый элемент НЕ 7 устанавливает триггер 8 фиксации сдвига в единичное состояние и разрешает.прохождение тактовых импульсов со входа 19 на вход сдвига регистра 3. Код, за35 писанный в регистре.-3 сдвига, начинает сдвигаться. В результате сдвига кода на единичном выходе младшего .разряда регистра 3 сдвига появляются сигналы, количество которых опре40 деляется контРолиРуемым кодом, т.е. количеством единиц в коде. Эти сигналы через второй элемент ИЛИ 4. по1 ступают на счетный вход триггера 5 по мере съема единиц младшего разряда 3 переключают триггер 5. Ре.гистр 3 сдвига- осуществляет сдвиг кода до появления последней единицы . в коде. При появлении последней еди..ницы в сдвигаемом коде на выходе неполного дешифратора 6 появляется сигнал, который с выхода первого элемента НЕ 7 на вход первого элемента И 2 запрещает прохождение такто" вых импульсов с входа 19 на синхро-, вход регистра 3. Сигнал с выхода неполного дешифратора 6 поступает на первый вход третьего элемента

И, 10 и через одновибратор 11 и второй элемент ИЛИ 4 - на счетный вход . триггера 5. Тем самым без осуществле60 ния .сдвига последней единицы в коде ,она учитывается путем переброса триггера 5. Одновременно с этим сигнал наличия последней единицы с выхода одновибратора через первый

$5 элемент ИЛИ 1 поступает на вход ус1012261

Тановки в нуль регистра 3 сдвига.

Нулевой код регистра 3 сдвига формирует на выходе третьего элемента

ИЛИ 12 сигнал, который через второй элемент НЕ 13 разрешает провести .onрос через четвертый и пятый элементы .И 15 и -16 соответственно состоя-; ния триггера 5. После окончанияпроцесса сдвига информации состояние триггера 5 указывает, какое количество сигналов (нечетное или четное поступило на.его вход, т.е. по его состоянию можно определить признак нечетности или четности контролируе.мого кода. По обнулению регистра 3 сдвига разрешающий сигнал с выхода 1S второго элемента HE 13 разрешает выдачу на выход устройства 20 информации о нечетности,(четности) кода и с задержкой (через элемент задержки

14) обнуляет триггер 8 фиксации сдви- ур га и триггер 5. Таким образом, устройство готово к приему нового кода для определения признака его нечетности (четности), и работа устройства повторяется аналогично описанному.

Эффективность предложенного устрой ства (по критерию быстродействия) оценивается следующим образом.

Например, при восьмиразрядном коде типа С 01000101 в известном (3) 3Ц устройстве для определения признака нечетности (четности) кода необходимо подать F = 7 тактовых импульсов (единица старшего разряда кода,находится в седьмом разряде . Тогда быстродействие

1 1 в

F)

В предложенном устройстве необходимо подать Г = 4 тактовых.импульса, так как после трех импульсов в коде остается единственная единица, которая без сдвига кода определяется неполным дешифратороМ и через третий элемент И, одновибратор и второй элемент ИЛИ учитывается на триггере.

Пусть время переключения указанных элементов примерно равно периоду следования тактовых импульсов. В этом случае быстродействие

1 1

° 1 Г 4

Относительная эффективность предложенного устройства (по критерию быстродействия) для рассматриваемого примера определяется как

Bg. — B

Д = - ------- 43 Ъ. в

Таким образом, определение единственной единицы в коде независимо от ее положения позволяет повысить быстродействие устройства для йсонтроля двоичного кода на нечетность по определению признака нечетности (четности) кода.

1012261

Заказ 2797/61 . Тираж 704

ВНИИПИ Государственного комитета. СССР по делам изобретений и открмтий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель И. Сафронова

Редактор Л. Веселовская Техред А.Ач КорректорА. Ильин