Устройство для контроля параллельного двоичного кода на четность

 

ОП ИСАНИЕ <, Союз Советск их

Сощивпистичесиик

Республик .

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6! ) Дополнительное к авт. свнд-ву (22) Заявлено 02. 07. 81 (21) 3310281/18-24 (5) ) Я. Кд.

G 06 F 11/10 с присоединением заявки № (23) Приоритет

Геауаератвекык кантат

СССР ав двлаа кзввретеккй к вткрытнк

Опубликовано 23*02 ° 83., Бюллетень № 7 (53) УДК 681.3 (088 8) Дата опубликования описания 25 .02 .83

В.С. Харченко, В.А. Мельников, Г

С.Н.Ткаченко и Ю.А.Мат (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАРАЛЛЕЛЬНОГО

ДВОИЧНОГО КОДА НА ЧЕТНОСТЬ

Изобретение относится к вычислительной технике и может быть исполь зовано для проверки на четность информации, применяемой в параллельном коде.

Известно устройство для контроля на четность цифровой информации, содержащее регистр, логические схемы

Hu ИЛИ (13.

Известно также асинхронное устройство для определения четности информации, содержащее регистр, элемент

ИЛИ,, триггер, два элемента И, второй и.третий элементы ИЛИ, элементы И, :второй триггер, элемент задержки (2).

Недостатком этих утсройств является их сложность.

Известно также устройство для .контроля параллельного двоичного кода на четность, содержащее два элемента И, регистр, счетный триг-: гер (3).

Недостатком устройства является низкое быстродействие, обусловленное учетом положения единицы старше- го разряда кода.

Наиболее близким по технической сущности и достигаетму результату к предлагаемому устройству является устройство содержащее регистр, два элемента ИЛИ, группу элементов И, рп элементов Н (rye m - разрядность проверяемого кода), элемент И, счет1о ный триггер, причем выход первого элемента ИЛИ соединен с первым вхо" дом элемента И, второй вход которого является входом тактовых импульсов, а выход соединен с первыми входами первой группы элементов И выходы

1-5 которых соединены со входами второго элемента ИЛИ, выход которого соединен со счетным входом Т-триггера g4).

Недостатками известного устройст ва являются его сложность и низкое быстродействие, обусловленное необходимостью опроса всех разрядов, которые находятся в единичном состоянии, 3 99 а также необходимостью специального обнуления соответствующих разрядов после окончания процесса контроля кода на четность, что замедляет готовность устройства к контролю следующей кодовой комбинации.

Многоразрядные коды с большим числом единиц требуют большого времени контроля, и следовательно обуславливают низкое быстродействие схемы.

Целью изобретения является повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство для контроля параллельного кода на четность, содержащее регистр кода, первый и второй элементы ИЛИ, первую группу элементов

И, первый и второй и третий элементы И и триггер, причем выход каждого элемента И группы соединен с соответствующим входом первого элемента ИЛИ, выход которого соединен со счетным входом триггера, выход второго элемента ИЛИ соединен с первым входом первого элемента И, выход которого соединен с первыми входами всех элементов И первой группы, прямой и инверсный выходы триггера соединены с первыми входами второго и третьего элементов ИЛИ соответственно, выхор второго элемента И является первым выходом устройства, дополнительно введены регистр маски, коммутатор, счетчик, вторая и третья группы элементов И, группа элементов ИЛИ, первый и второй одновибраторы, элемент задержки, третий и четвертый элементы ИЛИ, элемент. НЕ, четвертый и пятый элементы И, причем информационный вход устройства соединен с информационным входом коммутатора, первая и вторая группы выходов которого соединены с информационными входами регистров кода . и маски соответственно, выход второго элемента. ИЛИ соединен с инверсным входом четвертого элемента И и входами первого и второго одновибраторов, выход которого соединен с первым входом третьего элемента ИЛИ, через элемент задержкй — с прямым входом четвертого элемента И и со вторыми входами второго и третьего элементов И, выход которого соединен с первым входом четвертого элемента ИЛИ, выход четвертого элемента

И соединен со вторым входем третьего элемента ИЛИ и со вторым входом четвертого элемента ИЛИ, выход кото-.

9057 4

ФО

И рого является вторым выходом утройства, выход первого одновибратора соединен с третьим входом третьего элемента ИЛИ, выход которого соединен со счетным входом счетчика и первым управляющим входом коммутатора, инверсные выходы счетчика соединены со входами пятого элемента И, выход которого соединен со вторым управляю. щим входом коммутатора и через элемент НŠ— со вторыми входами всех . элементов И первой группы и управляющим входом первого одновибратора,выход 1-го разряда регистра кода (где

1 меняется от до m, а )П равно количеству разрядов контролируемого кода) соединен с прямым входом (2 1

-1)-го элемента И и с первым инверс-. ным входом 2 1-го элемента И элементов,И второй группы, à 1-й выход регистра маски соединен с первым инверсным входом (2 i -1)-ro элемента

И и с прямым входом 2 1-го элемента

И элементов И второй группы, выходы (2 i --1)-го и 2 1-го элементов И второй группы соединены с первыми входами (21-1)-го и 21-го элементов И третьей группы и со входами 1-го элемента ИЛИ элементов ИЛИ группы, выходы (2i-1)-го и 2i-го элементов И третьей группы соединены соответственно с единичным и нулевым входами i-ro разряда регистра кода, каждый выход

i-го элемента ИЛИ группы, где 1 меняется от 1 до (m-1), соединен с

<. i+1)-ми инверсными входами всех элементов И, от (21+1)-го до 2 m-го элементов И второй группы и с i-м входом второго элемента ИЛИ, выход

m-го элемента ИЛИ группы соединен с

m-м входом второго элемента ИЛИ, выходы элементов ИЛИ группы соединены с третьими входами соответствующих элементов И первой группы, выход первого элемента И соединен со вторыми входами элементов И третьей группы.

Сущность изобретения состоит в повышении быстродействия устройства за счет уменьшения числа единиц в коде путеммаскирования контролируемых кодов обобщенно - статистическим кодом.

Каждому пакету кодов системе передачи данных в целом) П =(К, К ... ...К ) (К; -m - -разрядный двоичный код, Pl - длина пакета) может быть поставлен в соответствие обобщенный код - маска M = (p,p., . p, ) зна9 у

5 999057 чение разрядов которого вычисляются по формуле к

3 т — Ч m

1, если z е ., —;

; 1 2

Л 9 щ

О, если е..C —

jj 2.

М E 1рп:P. = .1

Ef где е; - значение -ro разряда К,i 3 .. 4 10

Е "-=2в.

3=" j

Полученная таким образом маска ((nl

Й =(. хранится в специальном 15

jq регистре и после поступления каждого контролируемого кода К; осуществляется их поразрядное суммирование по модулю два 20 ,ч где г =K.. О у

-Vv j 0

Ч

В формируемом коде r число единиц будет существенно меньше, чем в исходном коде К, благодаря .чему процесс дешифрации кода (определение

;четности) ускорится.

Введение этих элементов и их связей позволяет повысить быстродействие устройства за счет уменьшения числа единиц в коде путем маскирования поступающих кодов.

Э5

На фиг. 1 представлена функциональная схема устройства для контроля параллельных кодов на четность; на Фиг. 2 — пример контролируемого .пакета кодов.

- 40

Устройство содержит регистр .1 кода, вторую группу элементов. И 2, тре: тью группу элементов И 3, группу эле. :ментов ИЛИ 4, первую группу элементов И 5, первый элемент ИЛИ 6, триггер 7, второй 8 и третий 9 элементы И, четвертый элемент ИЛИ 10, коммутатор 11 состоящий из первого

12.1 и второго 12.2. элементов И, S0 . регистр 13 маски, четвертый элемент

И 14, счетчик 15, пятый элемент И 16, элемент НЕ 17, первый одновибратор

18, элемент задержки 19, второй одновибратор 20, третий элемент ИЛИ 21, второй элемент ИЛИ 22, первый элемент И 23.

На Фиг. 2 использованы следующие обозначения: б

К„-К контролируемые коды (в скобах записаны значения разрядов после маскирования;

М - маска для данного пакета ко" дов;

Т и Т2 - время контроля (число единиц) i=ro кода до и после маскирования.

Регистр 1 предназначен для хранения кодов, контролируемых на нечетность и поступающих из канала. Входы— регистра 1 соединены парафазно с выходами группы элементов И 11. Через открытые элементы И этой группы информация поступает в регистр 1. Еди« ничные выходы каждого разряда регистра 1 соединены со входами группы эле" ментов И 2. На вторые входы элемен" тов И второй -группы поступают операнды с регистра 13 маски в которой маска записывается через группу элементов И l2 и хранится до конца проверки 1-ro пакета кодов.

Если после сложения по модулю два каких-либо разрядов на выходе группы элементов И 2 появится единичный сигнал, то он через группу элементов

ИЛИ 4, гругпу элементов И 5 и элемент ИЛИ 6 записывается в триггер 7, а также через группу элементов И 3 пройдет на соответствующие входы регистра 1 кода.:Состояния регистра меняются таким образом, чтобы на выходе элементов И 2, которым соответствует единичная информация, появился ноль

Выходы элементов ИЛИ группы элементов ИЛИ 4 соединены с инверсными входами группы элементов И 2 и со входами элемента ИЛИ 22, который обладает задержкой на выключение (2

7 999057 8 тояние и код из канала поступает на пает на входы регистра 1 через груп-, регистр кода . Элемент НЕ 17 предназ- пу элементов И 11 и записывается начен для того, чтобы при отсутствии в неи, информации в регистре 1 исключить Пусть, например, в регистр 13 зазапись информации в триггер 7. S писана маска 1010„ а первый код коПри равенстве нулю суммы по моду- торый должен быть проверен на четлю два маски и кода, сигнал на выхо- ность - 1110. де элеиента ИЛИ 22 исчезает. Задер.жанный первый импУльс с выхода оДно-, При сложении по модулю два первых вибратора 20 поступает на вход эле- iO разрядов на выходе элементов H 2 1, мента И 14 и едиричный сигнал, соот 2,2 группы элементов И. 2 сигнал буветствующий четному кодуф проходит дет отсутствовать и на выходе первочерез элемент ИЛИ 10 на выход УстРой- ro элемента ИЛИ группы элементов ИЛИ ства. 4 появится нулевой сигнал. При слоВремя задержки элемента 19%>. а "3 жении вторых разрядов на выходе элебирается из условия мента И 2.3 появится единица, котог,Т рая пройдет на выход элемента ИЛИ

3 к 4.2 группы элементов ИЛИ 4 и оставит где TK — период времени поступле- единичный сигнал на выходе элемента .ния кодов на вход устройства. ИЛИ. 22 в единичнои состоянии. БлагоВ исходном состоянии оба регистра даря тактовым импульсам, поступаю. 1 и 13 находятся в нулевом состоянии, щим на входы элементов И групп элесчетчик 15 тактов также находится ментов И 3 и 5 эти элементы открыты в нулевом состоянии. Элемент И 1б от- и единица с выхода элемента И 2.3 крыт, открыты элементы И группы эле- 3 проходит через элемент И 3.3 и устаментов И 12, с выхода элемента НЕ навливает в нуль второй триггер ре .17 на входы элементов И 5 поступает гистра 1, а также проходит через нулевой сигнал, триггер 7 находится элемент И 5.2 и элемент ИЛИ б на в нулевом состоянии. вход триггера 7, переводя его в проПредлагаемое устРойство работает 30 тивоположное состояние. Нулевой последующим образом. тенциал с выхода второго триггера

Записанная в первой кодовой коиби- регистра 1 при сложении со вторым нации маска поступает на вход устрой- разрядом регистра 13 дает нулевой ства и через открытые элементы И 12 сигнал на выходе элемента И 2.3 группы элементов И поступает в Ре- 3у и затем на выходе элемента ИЛИ 4.2. гистр 13. Затем происходит сложение Элементы И 2,5-2.2 m открываются, по модулю два содержимого обоих Ре- на них поступает информация с осгистров. На выходе одного из элемен- тальных разрядов регистра. На вхоДы тов ИЛИ группы элементов ИЛИ 4 по- элемента ИЛИ .22 поступают нулевые является единичный сигнал, который 4о сигналы с выхода всех элементов ИЛИ поступает на соответствующий вход группы элементов ИЛИ 4 и сигнал на элемента ИЛИ 22. На выходе элемента выходе элемента ИЛИ 22 исчезает. ЭлеИЛИ 22 появляется единичный сигнал| мент И 23 закрывается и тактовые имкоторый открывает элемент И 23 и по- пульсы перестают поступать в схему, ступает на одновибратор 18, который 43 по перепаду из "1" в "0" вырабатывырабатывает управляющий сигнал. Эле- вается импульс одновибратором 20, менты И первой группы элементов И 5 Этот импульс открывает элементы И 8 закрыты и триггер 7 остается в ис- :;и 9 и информация о состоянии тригходнои состоянии. Управляющий сигнал гера, а, соответственно, и о четс выхода элемента ИЛИ 21 переводит © ности или нечетности контролируемого счетчик 15 в первое состояние и от- кода, проходит через один из этих крывает элемента И группы элементов . элементов на выход схемы (в данном

И 11. При изменении нулевого состоя- случае с выхода триггера 7 считываетния счетчика 15 закрывается группа ся единичный сигнал ). По этому же элементов И 12, а разрещающий сигнал импульсу с выхода одновибратора 20 с выхода элемента НЕ 17 поступает происходит переключение счетчика на входы группы элементов И 5. 15 в следующее состояние и очередной

Контролируемая цифровая инфориа" .код поступает через вторую группу ция в .виде параллельного кода посту- элементов И 1! на вход регистра 1, 5?

3$ формула изобретения

9 9990

Таким образом, проверка на четность кода 11!0 происходит за один такт вместо трех.

При работе устройства может возниктуть случай, когда сумма по модулю два кода и маски станет равной нулю например, код 1010 и маска 1030).

В этом случае. при сложении -маски .и первоначального состояния регист-. ра 1 на выходе элемента ИЛИ 22 остается нулевой сигнал и импульс с выхода одновибратора 20, задержанный элементом задержки 19 на время, .необходимое для записи в регистр 1 следующего кода, поступит на вход элемента И 14.. Так как сумма по модуле два маски и кода равны нулю,то на выходе всех m элементов ИЛИ группы элементов ИЛИ 4 и элемента 22 сигнал бу- 20 дет отсутствовать. В результате импульс с вйхода элемента задержки 19 пройдет через открытый элемент И 14 и элемент ИЛИ 10 на выход схемы,что бу.дет свидетельствовать о четном чис- 25 ле единиц и в проверяемом коде. Счетчик 15 .по этому импульсу переклю-чается в следующее состояние и на регистр 1 записывается очередной код. После проверки всех кодов, по- $е ступивших для контроля, счетчик возвращается в нулевое состояние и уст-: ройство готово для приема очередной маски.

Устройство для контроля параллельного двоичного кода на четность, содержащее регистр кода, первый и второй элементы ИЛИ, первую группу элементов И, первый, второй и третий элементы И и триггер, причем выход каждого элемента И группы соединен с соответствующим .входом первого элемента ИЛИ, выход которого соединен со счетным входом триггера, выход второго элемента ИЛИ соединен с первым входом первого элемента И, выход которого соединен с первыми входами элементов И первой группы, пря мой и инверсные выходы триггера соединены с первыми входами второго и третьего элементов ИЛИ соответственно, выход второго элемента.И является первым выходом устройства, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в

10 него введены регистр маски, коммутатор, счетчик, вторая и третья груп. пы элементов И, группа элементов

ИЛИ, йервый и второй одновибраторы, элемент задержки., третий и четвер-. тый элементы ИЛИ, элемент НЕ, четвертый и пятый элементы И, причем информационный вход устройства соединен с информационным входом коммутатора, первая и вторая группы выходов которого соединены с информационными входами регистров кода и маски соответственно, выход второго элемента ИЛИ соединен с инверсным входом четвертого элемента И и входами первого и второго одновибраторов, выход которого соединен с первым входом третьего элемента ИЛИ, через элемент задержки - с прямым входом четвертого элемента И и со вторыми входами второго и третьего элементов И, выход которого соединен с первым- входом четвертого элемента ИЛИ, выход четвертого элемента И соединен со вторым, входом третьего элемента ИЛИ и со вторым входом четвертого элемента ИЛИ, выход которого является вторым выходом устройства, выход первого одновибратора соединен с третьим входом третьего элемента ИЛИ, выход которого сое динен со счетный входом счетчика и первым управляющим входом коммутатора, инверсные выходы счетчика соединены со входами пятого weмента И, выход которого соединен со вторым управляющим входом коммутатора и через элемент HE - со вто. рыми входами всех элементов И первой группы и управляющим входом первого одновибратора выход i-ro раз ряда регистра кода где =1-а, а в равно количеству разрядов контролируемого кода) соединен с прямым входом (2i-3)-ro элемента И и с первым . инверсным входом 2 -го элемента И второй группы, i-й выход регистра маски соединен с первым .инверсным входом (2i-3)-го элемента И и с прямым входом 2-з,-ro элемента И второй группы, выходы (2 -1)-ro и 2 1-го элементов И второй группы соединены с,первыми входами (2i-3)"го и 2 1-го элементов И третьей группы и со входами i-го элемента ИЛИ группы, выхо-. ды (2i-1)-ro и 2 i-ro элементов И третьей группы соединены соответственно с единичным и нулевым входом

1-го разряда регистра кода, каждый

999057

11 выход i ãî элемента ИЛИ групйы, где

1=1-(m-1) соединен с (i+1)-мв1 инверс .ными входами элементов И, от (21+1)"го до 2 In- го второй группы и с х-м входом второго элемента ИЛИ, выход s

m -ro элемента ИЛИ группы соединен с m-м входом второго элемента ИЛИ, выходы элементов ИЛИ группы соединены с третьими входами соответствуецих элементов И первой группы, выход пер. ув вого элемента И соединен со вторыми входами элементов И третьей группы.

ИстОчники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Ф 382080, кл . 5 06 1= 11/10, 1972.

2. Авторское свидетельство СССР

1 552609, кл. 06 F. 11/08, 1975.

3. Авторское свидетельство СССР

Р 530332, кл 4 06 F 11/10, 1975.

4. блатарское свидетельство CCCP и 428385, кл. G 06 F 11/10, (прототип).

999057

Составитель И. Сигалов

Редактор Л. Филиппова lexgeg Е,Харитончик Корректор 0 S gax

Заказ 1157/72 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР. по делам изобретений и открытий

1ЦОЯ Москва %-)g Разовская наб. д. 4/g филиал Illlfl патент", г. Ужгород, ул. Проектная, Ч