Устройство для проверки схем сравнения

 

УСТРОЙСТВО ДЛЯ ПРОВЕРКИ СХЕМ СРАВНЕНИЯ, содержащее счетчик, пер .вый триггер, элемент неравнозначности , индикатор, причем вход счетчика является входом тактовых импульсов устройства, разрядные выходы счетчика соединены соответственно с первой группой входов проверяемой схемы сравнения , вход индикатора соединен с выходом элемента неравнозначности, первый вход которого соединен с выходом проверяемой схемы сравнения, отличающееся тем, что, с целью уменьшения оборудования, в него введены второй триггер и-Два элемента И, причем выход переполнения счетчика соединен со счетным входом второго триггера, единичный выход которого соединен с первым входом первого элемента И и второй группой входов проверяемой схемы сравнения, разрядные выходы счетчика соединены с соответствующими входами второго элемента И, выход которого соединен со счет§ ным входом первого триггера, единич (Л ный выход которого соединен с вторым входом первого элемента И, выС ход которого соединен с вторым fixoдом элемента неравнозначности.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

У5В G 06 F 11/26

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3314487/18-24 (22):06.07.81 .(46) 15.04.83, Вюл. М 14 (72) М.A.Äóäà, P.À.Äóäà, А.A.Ñòoëÿров, В.Н.Олейко и М.Г.Опаец (71) Тернопольский финансово-экономический институт (53) 681.3 (088.8) (56) 1. Авторское свидетельство СССР . 9 481898, кл. G 06 F 11/00, 1973.

2. Авторское свидетельство СССР

9 473180, кл. G 06 F 7/04, 1973 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ПРОВЕРКИ СХЕМ

СРАВНЕНИЯ, содержащее счетчик, пер. вый триггер, элемент неравнозначности, индикатор, причем вход счетчика является входом тактовых импульсов устройства, разрядные выходы счетчи« ка соединены соответственно с первой

„„SU„„10122 4 A группой входов проверяемой схемы сравнения, вход индикатора соединен с выходом элемента неравнозначности, пер.вый вход которого ссединен с выходом проверяемой. схемы сравнения, о т л ич а ю щ е е с я тем, что, с целью

1 уменьшения оборудования, в него введены второй триггер и два элемента И, причем выход переполнения счетчика соединен со счетным входом второго триггера, единичный выход которого соединен с первым входом первого элемента И и второй группой входов проверяемой схемы сравнения; разрядные выходы счетчика соединены с соответствующими входамй второго элемента И, выход которого соединен со счевши ным входом первого триггера, единичный выход которого соединен с вторым входом первого элемента И, выход которого соединен с вторым входом элемента неравнозначности.

1012264

Изобретение относится к автоматике и вычислительной технике и может быть использовано при реализации технических средств цифровой автоматики и ЭЦВМ.

Известное устройство для проверки схем сравнения двоичных чисел содержит два счетчика, два триггера, логический блок, два элемента И 11).

Однако это устройство содержит большое количество оборудования.

Наиболее близким к изобретению по технической сущности является устройство для проверки схем сравнения, содержащее два двоичных счетчика, триггер, элемент неравнозначности и 15 индикатор, причем выходы разрядов обоих счетчиков подключены к входам проверяемой схемы сравнения, выходы переполнения двоичных счетчиков соединены с входами триггера, один из выходов которого и выходпроверяемой схемы сравнения соединены с входами элемента неравнозначности, выход которого подключен ко входу индикатора, входы обоих двоич- 25 ных счетчиков соединены с шиной

1 тактовых сигналов, а вход одного из них — с входной шиной предварительной установки (2).

При таком схемном решении указан- gp ное устройство обладает также большим количеством оборудования.

Цель изобретения — уменьшение оборудования.

Поставленная цель достигается тем, что в устройство для провер ки схем сравнения, содержащее счетчик, первый триггер, элемент неравнозначности, индикатор, причем вход счетчика является входом тактовых импульсов устройства, разрядные 4О выходы счетчика соединены соответственно с первой группой входов проверяемой.схемы сравнения, вход индикатора соединен с выходом элемента неравнозначности, первый вход 45 которого соединен с выходом проверяемой схемы сравнения, введены второй триггер и два элемента И, при.чем выход переполнения счетчика соединен со счетным входом второго триг- 5р гера, единичный выход которого соединен с первым входом первого элемента И и второй группой входов про. .веряемой схемы сравнения, разрядные выходы счетчика соединены с соот- 55 ветствующими входами второго элемента И, выход которого соединен со счетным входом первого триггера, еди- . ничный выход которого соединен с вторым входом первого элемента И; выход которого соединен с вторым входом элемента неравнозначности;

На чертеже приведена блок-схема предложенного устройства для проверки схем сравнения. 65

Схема включает и -разрядный двоичный счетчик 1, проверяемую схему

2 сравнения, триггеры 3 и 4, элементы И 5 и 6, элемент 7 неравнозначности, индикатор 8, вход 9 тактовых импульсов. Вход 9 тактовых импульсов соединен с входом двоичного счетчика 1, разрядные выходы которого соединены с первой группой входов проверяемой схемы 2 сравнения.

Выход проверяемой схемы сравнения соединены с первым входом элемента 7 неравнозначности, выход которого подключен ко входу индикатора 8.

Выход переполнения двоичного счетчика 1 соединен с счетным входом второго триггера 4, единичный выход которого соединен со второй группой входов проверяемой схемы 2 сравнения и с первым входом первого элемента И 5. Выходы счетчика 1 соединены с входами второго элемента И б, выход которого соединен с счетным входом первого триггера 3. Единичный выход первого триггера 3 соединен с вторым входом второго элемента И 5, выход которого соединен с вторым входом элемента 7 неравнозначности.

Устройство для проверки схем сравнения работает следующим образом.

Перед началом проверки схемы 2 сравнения счетчик 1 и триггеры 3 и 4 устанавливаются в нулевое положение (цепи сброса на чертеже не показаны). При этом на единичном выходе второго триггера 4 будет нулевой сигнал, т.е. на второй группе входов проверяемой схемы 2 сравнения есть нулевое число. Следовательно, на первую и вторую группы входов проверяемой схемы 2 сравнения поступают нулевые числа, вследствие чего на выходе этой схемы 2, сравнения должен быть нулевой сигнал при ее исправнбм состоянии. Одновременно на единичных выходах триггеров З.и 4, а следовательно, и на выходе первого элемента И 5 есть нулевые сигналы. Таким образом, на оба входа элемента 7 неравнозначности поступают нулевые сигналы, вследствие чего на его выходе имеется также нулевой сигнал и индикатор 8 выключен.

Затем на вход устройства 9 подаются тактовые импульсы.

В интервале времени от начала подачи первого тактового импульса и до импульса переполнения двоичного счетчика 1 число, поступающее на вторую группу входов проверяемой схемы 2 сравнения, меньше содержимого двоичного счетчика 1. В этом случае при исправном состоянии проверяемой схемы 2 сравнения на ее выходе должен быть нулевой сигнал, вследствие

101?264

ВНИИПИ Заказ 2767/61 Тираж 704 Подписное

Филиал ППП Патент, r.Óæãîðîä, ул.Проектная, 4 чего на выходе элемента 7 неравнозначности также должен быть нулевой сигнал, при котором индикатор 8 выключен.

В момент, когда На счетчике 1 будет число 111...111, на выходе вто5 рого элемента И б возникает единичный сигнал, который устанавливает первый триггер 3 в состояние "1", вследствие чего на его единичном выходе возникает единичный сигнал. При этом на выходе первого элемента И 5 нулевой сигнал остается, так как на единичном выходе второго триггера 4 остается нулевой сигнал.

Затем тактовый импульс, поступаю- .1з щий на вход устройства 9., устанавливает в счетчике 1 нулевое число. При этом импульс переполнения с выхода двоичного счетчика 1 устанавливает второй триггер 4 в состояние "1" Я

) вследствие чего на его единичном выходе возникает единичный сигнал. за счет чего на вторую группу входов проверяемой. схемы 2 сравнения поступает число 111...111. В этом случае 5 на вторую. группу входов проверяемой схемы 2 сравнения поступает число

111...111, а на первую -группу вхо дов — нулевое число, вследствие чего на выходе .схемы 2 сравнения должен быть единичный сигнал при ее исправном состоянии. Одновременно. на единичных выходах триггеров 3 и

4, а следовательно, и на выходе первого элемента И 5 имеются единичные сигналы. Таким образом, на оба входа

35 элемента 7 неравнозначности поступают единичные сигналы, вследствие чего на его выходе есть нулевой сигнал и индикатор 8 выключен. В момент, когда на счетчике 1 будет число 111...111, на выходе второго элемента И б возникает единичный сигнал, который устанавливает первый триггер 3 в состояние "0", вслед- ствие чего на его единичном выходе 45 возникает нулевой сигнал. При этом на выходе первого элемента И 5 возника-. ет также нулевой сигнал. Одновременно на первые и вторые входы проверяемой схемы 2 сравнения, поступают чис- у) ла 111...111, вследствие чего на ее выходе должен возникнуть нулевой сигнал при ее исправном состоянии. Таким образом, на оба входа элемента 7 неравнозначности поступают нулевые сигналы, вследствие чего íà его выхо55 де есть нулевой сигнал и индикатор 8 выключен.

Затем тактовый импульс, поступающий на вход устройства 9, устанавливает в счетчике 1 нулевое число . При этом импульс переполнения с выхода двоичного счетчика 1 устанавливает второй триггер 4 в состояние "0", вследствие чего на его единичном выходе возникнет. нулевой сигнал.

При неисправном состоянии схемы 2 сравнения на ее выходе появляются сигналы "0" и "1" в моменты времени, когда на выходе первого элемента И 5 имеются соответствующие сигналы "1" и "0". В результате на выходе элемента 7 неравнозначности начинают появляться сигналы "1", которые вклю- чают индикатор 8 .в состав индикатора может входить расширитель импульсов на однОвибраторе или триггер для включения индикации после. первого сбоя схемы 2 сравнения . В связи с тем, что содержимое двоичного счетчика 1 непрерывно изменяется, про верка схемы 2 сравнения проводится при разных сигналах, что повышает надежность ее -контроля.

Предложенное построение устройства для проверки схем сравнения уменьшает оборудование по сравнению с устройством-прототипом. В устройствепрототипе используется два Р,-разрядных двоичных счетчика, один триггер, элемент неравнозначности и индикатор, а в предложенном устройстве используется один И -разрядный двоичный счетчик, два триггера со счетными входами, два элемента И, элемент неравнозначности и индикатор. Сравнивая оборудование предложенного и противопоставленного устройства получаем, что вместо одного И-разрядного двоичного счетчика устройства-прототипа в предложенном устройстве используется один триггер и два элемента И, вследствие чего в .предложенном устройстве используется IlpH» мерно на И =2 триггера меньше по сравнению с устройством-прототипом

Таким образом, в предложенном устройстве для проверки схем срйвнения используется меньшее коли;чество оборудования по сравнению*с оборудованием известных техничес-. ких решений, вследствие чего пред- ° ложенное устройство может быть эффективно использовано нри реализации технических средств цифровой автоматики и ЭЦВМ.

Устройство для проверки схем сравнения Устройство для проверки схем сравнения Устройство для проверки схем сравнения 

 

Похожие патенты:

Изобретение относится к цифровой вычислительной технике, в частности к средствам автоматизации контроля и поиска неисправностей в устройствах с дискретным характером функционирования, и может быть использовано в автоматизированных комплексах отладки и ремонта цифровых устройств

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля работоспособности цифровых блоков и схем, поиска и локализации в них неисправностей как в процессе регулировки, так и в процессе эксплуатации

Изобретение относится к системам управления телевидением и радиовещанием

Изобретение относится к цифровой вычислительной технике и может быть использовано в автоматизированных системах для контроля ЭВМ

Изобретение относится к области электрорадиотехники и может быть использовано для проверки функционирования DVD плеера

Изобретение относится к способу и системе отладки многоядерной системы с возможностями синхронной остановки и синхронного возобновления

Изобретение относится к области автоматики и цифровой вычислительной техники

Изобретение относится к испытательной технике и может быть использовано для диагностики функционирования микросхем оперативной памяти во всех отраслях микроэлектроники и радиотехники

Изобретение относится к средствам построения модели состояния технического объекта
Наверх