Асинхронный регистр сдвига

 

1. АСИНХРОННЫ РЕГИСТР СДВИГА, содержащий ячейки памяти причем первый, второй и третий выходы каждой четной ячейки памяти соединены соответственно с первым, вторым и третьим входами предыдущей нечетной ячейки памяти, а четвертый и пятый входы каждой нечетной ячейки памяти, кроме первой, соединены с вторым и третьим выходами предыдущей четной ячейки памяти, первый вход каждой чв«гной ячейки памяти, кроме последней, соединен с первьли выходом последующей нечетной ячейки памяти, а второй и третий входы каждои ч,етной ячейки памяти - с первым и вторым выходами предыдущей нечетной ячейки памяти, четвертый и пятый входы первой нечетной ячейки памяти ЯВЛ5ИОТСЯ вторым и третьим входами регистра, первый, второй и третий выходы последней четной ячейки памяти являются соответствующими выходами регистра, первый вход ц последней четной ячейки памяти является .чет:вертым входом регистра, первый выход первой нечетной ячейки памяти является четвертым выходом регистра, отличающийся тем, что, с целью упрощения регистра , в нем шестой вход каждой нечетной ячейки памяти, кроме последней, соединен с вторым выходом следующей нечетной ячейки памяти, а четвертый , питый и шестой входы каждой четной ячейки памяти, кроме первой, соединены соответственно с первым, вторым и третьим выходами предыдущей четной ячейки памяти, четвертый вход первой четной ячейки памя- .. ти является.первым входом регистра, шестой вход последней нечетной ячей ки памяти - пятым входом регистра, второй выход первой нечетной ячейки памяти - пятым выходом регистра. 2, Регистр сдвига по п. 1, о т§ л и ч а ю щ и и с я тем, что каждая его нечетная ячейка памяти выполне (П на в виде двухстабильного триггера, состоящего из двух элементов И-ИЛИс НЕ, имеющих две группы входов И, причем выходы первого и второго элементов И-ИЛИ-НЕ соединены с входами С2 второй группы входов И йторого и первого элементовИ-ИЛИ-НЕ и являются первым и вторым выходами памяти, входы первой группы входов И первого элемента И-ИЛИ-НЕ явсл ляются вторым, третьим и шестым входами ячейки памяти, а соответствую4 щие входы второго элемента И-ИЛИ-НЕ первым, четвертым и пятым входами i ячейки Пс1мяти. : 3. Регистр сдвига по n.l. 6 jлйчающийся тем, что кажда :его четная ячейка памяти выполнена в виде трехстабильного триггера, Состоящего из трех элементов И-ИЛИ-НЁ, . имеющих по двегруппы входов И, причем выходы каждого элемента соединены с входами второй группы вхо1дов И других элементов и являются выходами ячейки памяти, входы первой группы входов И первого элемента являются первым и третьим входами ячейки;памяти, первый и второй входы первой группы входов И второго и

. СОЮЗ СОВЕТСКИХ

NQWIIO

РЕСПУБЛИК

ЭСЮ G 11 С 19 00

ГОСУЦАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPHTlO

ОПисАние изОБРетениИ :::: -",,;, 3 н МФммомм свидкткпьству (21) 2908504/18-24е (22) 11.04.80 (46). 30.04.83. Бюл. В 16 (72) В.И. Варшавский, И.A. Кишиневский, В.Б. Мараховский, В.A. Песчанский, Л,Я. Розенблюм, А.P. Таубин и Б.С. Цирлин (71) Институт социально-экономических проблем AH СССР (53) 681.327.6(088.8) (56) 1.-Авторское свидетельство СССР

374663, кл. G 11 С 19/00, 1973.

2. Авторское свидетельство СССР

9 666611660011, кл. G 11 С 19/00, 1979 (прототип). (54) (57) 1 . АСИНХРОННЫМИ РЕГИСТР

СДВИГА, содержащий ячейки памяти, причем первый, второй и третий выходы каждой четной ячейки памяти соединены соответственно с первым, вторым и третьим. входами предыдуцей нечетной ячейки памяти, а четвертый и пятый входы каждой нечетной ячейки памяти, кроме первой, соединены с вторым и третьим выходами предыдущей четной ячейки памяти, первый вход каждой чеаной ячейки памяти, кроме последней, .соединен с первым выходом последующей нечетной ячейки памяти, а второй и третий входы каж. дой четной ячейки памяти - с первым и вторым выходами предыдуцей нечетной ячейки памяти, четвертый и пятый входы первой нечетной ячейки памяти являются вторым и третьйм входами регистра, первый, второй и третий выходы последней четной ячейки памяти являются соответствующими выходами регистра, первый вход и последней четной ячейки памяти является .четвертым входом регистра, первый выход первой нечетной ячейки памяти является четвертым выходом регистра, отличающийся тем, что, с целью упроцения регистра, в нем шестой вход каждой нечет..Bu„„ l 015441 А ной ячейки памяти, кроме последней, соединен с вторым выходом следуюцей нечетной ячейки памяти, а четвертый, пятый и шестой входы каждой четной ячейки памяти, кроме первой, соединены соответственно с первым, вторым и третьим выходами предыдущей четной ячейки памяти, четвертый вход первой четной ячейки памя- . ти является. первым входом регистра, шестой вход последней нечетной ячейки памяти — пятым входом регистра, второй выход первой нечетной ячейки памяти — пятым выходом регистра.

2. Регистр сдвига по п. 1, о тл и ч а ю ц и и с я тем, что каждая Я его нечетная ячейка памяти выполнена в виде двухстабильного триггера, состоящего из двух элементов И-ИЛИНЕ, имеюцих две группы входов И, причем выходй первого и второго элементов И-ИЛИ-НЕ соединены с входами второй группы входов И второго и первого элементов И-ИЛИ-НЕ и явля-! ются первым и вторым выходами ячей-. ки памяти, входы первой групны входов И первого элемента И-ИЛИ-НЕ яв- ® ляются вторым, третьим и шесТым входами ячейки памяти, а соответствующне входы второго элемента И-ИЛИ-НЕ первым, четвертым и пятым входами ,ячейки памяти.

3. Регистр сдвига по п. 1. о т, л и ч а ю ц и и с я тем, что каждаА

;его четная ячейка памяти выполнена в виде трехстабильного триггера, ,состоящего из трех элементов И- ИЛИ-НЕ, а имеющих по две группы входов И, причем выходы каждого элемента соединены с входами второй группы вхо.дов И других элементов и являются

" выходами ячейки памяти, входы первой группы входов И первого элемента .являются первым и третьим входами

I ячейки:,памяти, первый и второй вхо ды первой группы входов И второго и

1015441 третьего элементов соединены и являются вторым и четвертым входами ячейки памяти, а третьи входы первой

Ф

Изобретение относится к автоматйке и вычислительной технике и Может быть использовано при построении цифровых вычислительных машин.

Известен асинхронный регистр сдвига входы каждой ячейки памяти которого соединены с выходами предыдущей и последующей ячеек, а входы и выходы первой и последней ячеек сое-, динены с выходами и входами источни- 0 ка и приемника информации соответственно. Управление регистром в режиме "Запрос-ответ" осуществляется источником (при заполнении регистра информацией) и приемником (при считывании информации из .регистра). Регистр может одновременно воспринимать информацию из источника и передавать в приемник ранее записанную в регистр информацию, т.е. обладает буферными свойствами (1). 20

Недостаток известного регистра— низкая надежность, так как он неработоспособен при определенном соотношении задержек элементов.

Наиболее близок к предлагаемому .регистр, в котором каждая ячейка памяти построена по схеме трехстабильного триггера на трех элементах

И-ИЛИ-НЕ и имеет шесть входов, причем три из них соединены с выхода- 30 ми предыдущей ячейки, а другие три — с выходами последующей ячейки, а входы и выходы первой и последней .ячеек соединены с выходами и входами источника и приемника информации 35 соответственно. Регистр обладает высокой .надежностью функционирования при любых величинах задержек элементов и их соотношении Я. недос татком укаэанного регистра 40

;является избыточность оборудования (для хранения и-разрядного кода регистр должен содержать 2п ячеек памяти, построенных на трех элементах Й-ИЛИ-НЕ каждая).

Цель иэобретения - экономия оборудования асинхронного регистра сдвига.

Поставленная цель достигается. тем, что в асинхронном регистре сдвига, ячейки памяти которого имеют по шесть входов, первый, второй и третий выходы каждой четной ячейки памяти соединены соответственно с первым, вторым и третьим входами 1 предыдущей нечетной ячейки памяти, 55 группы входов И второго и третьего элементов являются шестым и пятым входами ячейки памяти.

7 а четвертый и пятый входы каждой нечетной ячейки памяти, кроме первой, соединены с вторым и третьим выходами предыдущей четной ячейки памяти, первый вход каждой четной ячейки памяти, кроме последней, соединен с первым выходом последующей нечетной ячейки памяти, а второй и третий входы каждой четной ячейки памяти — с первым и вторым выходами предыдущей нечетной ячейки памяти, четвертый и;.пятый входы ,первой нечетной ячейки памяти явля ются вторым и третьим входами регистра, первый, второй и третий выходы последней четной ячейки памяти являются соответствующими выходами ! регистра, первый вход последней четной ячейки памяти является чет вертым входом регистра, первый выход первой нечетной ячейки памяти является четвертым выходо.л регистра, шестой вход .каждой нечетной ячейки памяти, кроме последней, соединен со вторым выходом следующей нечетной ячейки памяти, а четвер-! тый, пятый и шестой входы каждой четной ячейки памяти, кроме первой, соединены соответственно с первым, вторым и третьим выходами предыдущей четной ячейки памяти, четвертый вход первой четной ячейки памяти является первым входом регистра, шестой вход последней нечетной ячейки памяти — пятым входом регистра, второй выход первой нечетной ячейки памяти -. пятым выходом регистра. .Кроме того, каждая нечетная ячейка памяти регистра выполнена в виде двухстабильного триггера, состоящего из двух элементов И-ИЛИ-НЕ, имеющих две группы вхОдов И, причем выходы первого и второго элементов

И-ИЛИ-НЕ соединены с входами второй группы входов И второго и первого элементов И-ИЛИ-НЕ и являются первым и вторым выходами ячейки памяти, входы первой группы входов И первого элемента И-ИЛИ-НЕ являются вторым, третьим и шестым входами ячейки памяти, а соответствующие входы второго элемента И-ИЛИ-HE — первым,,четвертым и пятым входами ячейки памяти.

Каждая четная ячейка памяти регистра выполнена в виде трехстабильного триггера, состоящего из трех

"101 441 элементов И-ИЛИ-НЕ, имеющих по две группы входов И, причем выходы каждого элемента соединены с входами второй группы входов И других элементов и являются выходами ячейки памяти, входы первой группы входов И первого элемента являются первым и третьим входами ячейки памяти, первый и второй входы первой группы входов

И вторОго н третьего элементов соединены и являются вторым и четвертым 10 входами .ячейки памяти, а третьи входы первой группы входов И второго н третьего элементов являются шестым и пятым входами ячейки памяти.

На фиг. 1 приведена схема асинх- 15 ронного регистра сдвига; на фнг. 2—

li схема нечетной ячейки регистра, на фиг. 3 - схема четной ячейки (порядок входов и выходов ячеек задается сверху вниз)..

Регистр содержит нечетные 1 (i- 1), 1 = i и 1 = (i + 1) и четные

2 = (i- 1), 2 = i и 2 = (1+1) ячейки памяти ° Каждая нечетная ячейка имеет входы 3-8 и выходы 9 и 10, каждая четная ячейка †.входы 11-16 и выходы 17-19.-Входы 14-16 первой четной ячейки являются первым 20,, вторым 21 н третьим 22 входами регистра, вход 11 последней четной ячейки — четвертык входом 23, а

30 вход 8 последней нечетной ячейки— пятьв входом 24 регистра. Выходы

17-19 последней четной ячейки являются первым 25, вторым 26 и третьим

27 выходами регистра, а выходы 9 и З5

10 первой нечетной ячейки регистраего четвертым 28 и пятыи 29 выходами. Входы 3-5 ячейки 1=1 соединены с выходами 17-19 ячейки 2 = i входы 6 и 7 — с входами 15 и 16 ячейки ф)

2 = i а вход 8 — с выходом 10 ячейки 1 = (i + 1), входы 14-16 ячейки

2 = i соединены с выходами 17-19 ячейки 2 = (i- 1), входы 12 и 13 с выходами 9 и 10 ячейки 1 1, а 45вход 11 — с выходом 9 ячейки 1 (+1) °

Нечетная ячейка (фиг. 2) является двухщгабильным триггером, построеНН H+ двух элементах И-ИЛИ-НЕ 30 Й50 и 31, имеющих,две группы входов- И, причем выходы первого 30 и.второго31 элементов сбединены с входами вто- рой группы входов И второго и первого элементов и являются первьйж 9" и вторым 10 выходами ячейки, входы первой группы входов И первого элемента 30 являются вторым 4, третьиМ

5 и щестым 8 входами ячейки, а соответствующие входы второго элемента

31 - первым 3, четвертым 6 и пятым 60

7 входами ячейки..

Четная ячейка (фиг. 3) является трехстабильным триггером, построен-- . ньм на трех элементах И-ЙЛИ-НЕ 32-34, имеющих по две группы входов И, 65 причем выходы каждого элемента соединены с входами второй группы входов И других элементов и являются выходами ячейки 17-19, входы первой группы входов И первого элемента 32 являются первым 11 и третьим 13

:входами ячейки, первый и второй входы первой группы входов И второго 33 и третьего 34 элементов соединены и являются вторим 12 и четвертым 14

:входами ячейки, а третьи входы первой группы входов И второго 33 и третьего 34 элементов являются шестым 16 н пятым 15 входами ячейки.

Асинхронный регистр работает сле" дующим образом.

Состояния четной ячейки памяти

2 = i (значения на ее выходах 17-19) соответствуют: 011 — информация в ячейке стерта, 101 — в ячейке записана единица, 110 — в ячейке запи-. сан нуль. Состояния нечетной ячейки памяти 1 = i (значения на ее выходах 9 и 10) соответствуют: 10 — в ячейке записана метка, 01 - в ячейке метка стерта. Запись информации в четную ячейку 2 = i пронсхс тнт, если в предыдущей четной ячейке

2 = (i- 1) записана информация, а в нечетной ячейке 1 = i стерта метка.

Стирание информации в четной ячейке

2 = i происходит, если в нечетной ячейке 1 = i записана метка, а в нечетной ячейке 1 = {i+1) метка стерта. Запись метки в нечетную ячейку

1 = i происходит, когда в четную ячейку 2 = д записана информация, а в предыдущей четной ячейке 2 .= (i-.1) информация стерта. Стирание метки в нечетной ячейке 1 = i, происходит, если в юетнсй ячейке 2 = i информация стерта, а в следующей нечетнбй ячейке 1 = (i+1) записана метка.

Значения на входах 20-22 регистра соответствуют: 011 — источник не передает информацию, 101 — источник передает в регистр "1":; 110 — источник передает в регистр "0".. Значения на входах 23 и 24 регистра соответствуют: 01 — приемник готов при-. нять информацию из.регистра, 10 приемник не готов принять информацию из регистра.

Пусть в начальном состоянии во всех нечетных ячейках регистра стерта метка (01), а во всех четных его ячейках информация стерта (011).

Кроме того, приемник не готов принять информацию, на входах 23 н 24 имеется значение 10 .и это значение не меняется в течение всего времени работы регистра. Источник, установив на входах 20-22 регистра значение

101 (110), записывает в первую четную ячейку единицу (нуль), Эта информация, перезаписываясь из каждой четной ячейки в следующую четную, заполнит все четыре ячейки регист -.

1015441 ра, включая последнюю, Как только информация будет записана в первую четную ячейку регистра, источник может установить на входах 20-22 регистра значение 011 (при этом допус тимо транзитное. значение 001 и 010 на этих входах и недопустимо 111)..

После того, как информация будет heреписана во вторую четную ячейку, в первую нечетную ячейку запишется метка, после чего сотрется информа- ция в первой ячейке. Далее при ана- логичных условиях,.метка запишется во вторую нечетную -ячейку,.а затем сотрется в первой нечетной (т.е. регистр будет готов к приему следующей порции информации) .и, кроме того, сотрется информация во второй четной ячейке. Этот процесс продолжается до тех пор, пока Не достигнет последней нечетной и четной ячеек, которые, в силу того, что значение на входах 23 и 24 регистра зафиксировано (значение 10), не изменят своего состояния: в последней четной ячейке. записана информация, а в нечетной — метка, в результате все ячейки регистра, кроме этих окажутся в начальном состоянии . Процесс записи в регистр след йощей порции информации аналогичен рассмотренному за исключением того, что эту запись можно начинать сразу после того, как источник воспримет тот факт, что впервые нечетная и четная ячейки оказались в начальном состоянии. При неизменном состоянии приемника, а следовательно, и последних нечетной и четной ячеек, вторая порция информации дойдет до предпоследней четной ячейки регистра, а каждая следующая порция информации будет доходить до четных ячеек с номером на единицу меньшим, чем номер четной ячейки, до которой дошла предыдущая порция.

Так будет продолжаться пока весь

Регистр не заполнится информацией, после чего источник не сможет запи сать в регистр больше ни одной порции (т .е. будет вынужден остаиовиться), поскольку в первой нечетной ячейке будет записана метка (значение 10). Таким образом, в регистр, . содержащий и четных и стольКо же нечетных ячеек можно поместить и порций информации.

Пусть теперь все четные ячейки регистра хранят информацию (т.е.. находятся в состоянии 101 и 110), а во всех нечетных ячейках записана метка. Кроме того, источник не передает информацию в регистр, т.е. на входах 20-22 последнего зафиксировано значение 011, а на входах

23 и 24 - значение 01. Приемник может принять информацию из последней четной ячейки регистра. Затем в noc-.

В известном асинхронном регистре сдвига для того, чтобы различать соседние порции информации, между ячейками, хранящими эти порции, располагается по- крайней мйре одна ячейка, в коТорой информация стерта. В предлагаемом регистре для этой цели используется упрощенная ячейка, в которую записывается метка, разделяющая соседние порции информации (эта ячейка строится не на основе треХстабильного триггера, а на основе двухстабильного триггера ) .

Таким образом, экономия оборудования составляет примерно 15-20%. ледней четной ячейке стирается информация. После этого приемник устанавливает на входах 23 и 24 регистра значение 10, в результате чего стирается метка в последней нечетной ячейке. После этого в соответствии с описанным выше процессом записи информации в регистр в последнюю четную ячеку перепишется информация из предпоследней, а в

1О последнюю нечетную ячейку запишется метка. При этом в исходном состоянии окажутся предпоследние нечетная и четная ячейки, в них запишется информация и метка из предыдущей 5 пары ячеек и так будет продолжаться до тех пор, пока первые нечетная и четная ячейки не окажутся в исходФ ном состоянии. Для принятия следующей порции информации приемник снова устанавливает на входах 23 и 24 регистра значение 01 (через транзитное 00) и процесс повторяется снова до тех пор, пока вся информация не будет изъята приемником из регистра, после чего последний окажется в начальном состоянии.

При неполностью заполненном порциями информации регистре источник и приемник могут осуществлять одновременно запись и считывание информации в регистре. Задержка записи (считывания) порции информации в регистр составляет 10Т, 2 Г требуется для записи информации в ячейку и

8 для возврата ячейки в исходное

З5 состояние (где Г - задержка элемента И-ИЛИ-НЕ).

Перепись порций информации из данной четной ячейки в следующую четную ячейку сопровождается пере4Р записью меток из соответствующей нечетной ячейки в следующую нечетную ячейку, что позволяет отличать соседние порции информации. В процессе записи и стирания порций ин45 формации и меток все .элементы ееК переключаются последовательно и работоспособность регистра не зависит от величин задержек .элементов и соотношения величин этих задержек.

1015441

f1

f2 юг.2 о

Составитель A. Дерюгин

Редактор Л. Пчелинская Техред О. Неце Корректор Л. Бокшан

Заказ 3224/49 Тираж 594 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, F-35, Раушокая наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4