Устройство для имитации неисправностей цифровой вычислительной машины

 

УСТРОйеТЮ,ДЛЯ ИМИТАЦИИ НЕИСПРАВНОСТЕЙ ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ, содержащее два регистра адреса, блок сравнения ахфесов, форгмирователь импульсов, причем группа входов первого регистра адреса является группой входов устройCTBaj группы выходов первого и второго регистров адреса соединены соответственно с первой и второй группами входов блока сравнения адресов, выход формирователя импульсов является выходом устройства, отличающееся тем, что, с целью расшиг рения его функциональных возможностей путем имитации неисправностей на любом заданном такте выполнения команды, в него введены триггер, элемент И, блок сравнения тактов, регистр тактов, счетчик тактов, причем выход блока сравнения адресов : соединения единичным входе триггера , единичный выход которого соединен с первым входом элемента И, второй вход последнего связан с выходом блока сравнения тактов, первая и вторая группы входов которого соединены соответственно с группами илходов счетчика тактов и perHctpa тактов, выход элемента и соедаиеи с входом формирователя импульсов и запре«а«вв«им входом счетчика тактов , счетный вход которого является входтал устройства, нулевой выход триггера соединен с входом нулевых установок счетчика тгистов.

СОЮЗ СОВЕТСКИХ

РЕСПУБЛИК

3(50 Q 06 F ll/26

ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССОР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

k.

I. (21) 3386550/18-24 (22) 22.01.82 ° (46) 07.05.83. Бюл. В 17 (72) В.с.самоделкин, А.И.Грамотеев, В.С.Юрин и Ю.Н.Агеев (53) 681.3(088.8) (56) 1. Патент США В 4156132, кл. G 06 F ll/00, опублик . 1979.

2. Патент Япония Е 54-7666, кл. 0 06 F ll/00, опублик. 1979 (прототип). (54) (57) УСТРОИСТВО ДЛЯ . ФЖИТИ(ИИ

НжИСПРАВНОСтВЙ ЦифРОВОй ВЫЧИСЛИтВЛЬНОИ НИНИНЫ, содержащее два регистра адреса, блок сравнения адресов, фор-. мирователь импульсов, причем группа входов первого регистра адреса является группой входов устройства, группы выходов первого и второго регистров адреса соединены соответ" ственно с первой и второй группами входов блока сравнения адресов,> выход формирователя импульсов являет„.SU„„1016787 A ся выходом устройства, о т л и ч аю щ е е с я тем, что, с целью расшир рения его функциональных возможностей путем имитации неисправностей на любом заданном такте выполнения команды, в него введены триггер, элемент И, блок сравнения тактов, регистр тактов, счетчик тактов, причем выход блока сравнения адресов . соединения единичным входом триггера, единичный выход которого соединен с первым входом элемента И, второй вход последнего связан с выходом блока сравнения тактов, первая и вторая группы входов которого соеди-нены соответственно с группами выходов счетчика тактов и регистра Я тактов, выход элемента И соединен с входом формирователя импульсов и запрещающим входом счетчика тактов, счетный вход которого являет-ся входом устройства, нулевой выход триггера соединен с входом ну- ф левых установок счетчика тактов.

1016787

Изобретение относится к вычислительной технике и может найти широкое применение для оценки прведения цифровых вычислительных машин при определенных неисправностях, что необходимо при отработке оборудования, 5 и программ, выполняющих контроль и диагностирование неисправностей цифровых вычи сли тель ных маши н .

Известно устройство автоматического ввода неисправности, которое 0 обеспечивает ввод неисправности на заданный вход интегральной схемы н виде любого иэ уровней напряжения в соответствии с заданным уровнем напряжения и номером входа С1 3. 15

Недостатком является то, что уст ройство не обеспечивает ввод неисправности н заданный момент времени.

Наиболее близким к предлагаемому по технической сущности является . устройство, генерирующее тест-сигналы, имитирующие ошибки ЭВР, содержащее генератор импульсов установленной длительности, выход которого является выходом устройства, регистр адресов команд, регистр установки произвольного адреса, схему сравнения, первый вход которой соединен с выходом регистра установки произвольного адреса, второй — с выходом регистра адресов команд, нход которого является первым входом устройства (2 ).

Недостатком данного устройства является то, что момент ввода неисправности определяется только адресом 35 команды, выполняемой цифровой вычислительной машиной (IJBY), вследствие

zего неисправность вводится только на первом такте выполнении команды.

Большинство же команд.н ЦВМ являют- 40 ся многотактными и поведение ЦВИ существенно зависит от того, на каком такте выполнения той или иной команды возникает неисправность.

Цель изобретения — расширение 45 функциональных возможностей путем имитации неисправностей на любом заданном такте выполнения команды.

Поставленная цель достигается тем, что в устройство для имитации ,неисправностей цифровой вычислительной машины, содержащее два регистра адреса, блок сравнения адресов, формирователь импульсов, причем группа входов первого регистра адреса является группой входов устройства, группы выходов первого и второго регистров адреса соединены соответственно с первой и второй группами вхо" дов блока сравнения адресов, выход формирователя импульсов является выходом устройства, введены триггер, э смент И, блок сравнения тактон, регидтр тактов, счетчик тактов, причем выход блока сравнения адресов соединен с единичным входОм триггера, единичный выход которого соединен с первым входом элемента И, второй вход последнего связан с выходом блока сравнения тактов, первая и вторая .группы входов которого соединены соответственно с группами выходов счетчика тактов и регистра тактов, выход элемента И соединен с входом формирователя импульсов и запрещающим входом счетчика тактон, счетный вход которого является нхо= дом устройства, нулевой выход триггера соединен с нходом нулевых установок счетчика тактов.

На чертеже изображена структурная схема предлагаемого устройства.

Устройство содержит первый регистр 1 адреса, второй регистр 2 адреса, блок 3 сравнения адреса, триггер 4, счетчик 5 тактов, регистр 6 тактов, блок. 7 сравнения тактов, элемент И 8, формирователь 9 импульсов.

Устройство работает следующим образом.

При подготовке устройства к работе группа входов первого регистра 1 адреса подключается к регистру адреса команд (или к цепям передачи адреса команд) ЦВИ. Счетный вход счетчика 5 тактов подключается к генератору тактовой частоты ЦВМ. Выход устройства подключается к выбранной точке схемы ЦВУ, в которой необходимо имитировать неисправность. В исхоцном состоянии первый регистр 1 адреса, триггер 4, счетчик 5 тактов обнулены, второй регистр 2 адреса и регистр б тактов находятся в произ-. вольном состоянии,для внесения неисправности в некоторую точку cxema ЦВМ при выполнении К-го такта команды A на втором регистре 2 адреса устанавливается адрес А, на регистре 6 тактов устанавливается номер. такта К. При выполнении програььы н определенный момент времени н первый регистр 1 адреса. записывается адрес равный А и на выходе блока 3 сравнения адреса появляется сигнал сравнения, под действием которого триггер 4 переходит в единичное состояние. При этом снимается сигнал с входа обнуления счетчика 5 тактов и счетчик начинает считать импульсы тактовой частоты gBN, поступающие на его счетный вход. В момент сравнения содержимого счетчика 5 тактов с содержимым регистра 6 тактов на выходе блока 7 сравнения тактов появляется сигнал, при совпадении которого с сигналом на единичном .выходе триггера 4 формируется сигнал на выходе элемента И 8, который запускает формирователь 9 импульсов и одновременно поступает на запрещающий вход счетчика 5 тактов. Счет импульсов тактовой частоты прекращается, содержимое счетчика 5 тактов сохраняется равным

1016787

Составитель В.Гречнев

Редактор Ki.Ñåðåäà Техред Л.Пекарь Корректор М.Шароши

Заказ 3387/48 Тираж 706 Под;пис ное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, X-35, Раушская наб., д.4/5

Филиал ППП Патент, r.Óæãîðîä, ул.Проектная,4 содержимому регистра 6 тактов, поэтому на выходе элемента И 8 .присутствует постоянный сигнал. Формирователь 9 импульсов Формирует одиночный импульс нулевого потенциала, который жестко связан к адресу команды и номеру такта ее выполнения и воздействует на выбранную точку схемы

IgN, что воспринимается как неисправность в данной точке (положительный сигнал заменяется нулевым). 30

После этого устройство приводится в исходное состояние (цепи установки на чертеже не показаны) н подготавливается к очередному заданию неисправности. t5

Использование предлагаемого устройства для имитации неисправностей циФровой вычислительной машины за счет введения в него триггера 4, счетчика 5 тактов, регистра 6 тактов, блока 7 сравнения тактов,.элемента ,И 8, обеспечивает возможность имитации неисправности на любой заданном такте выполнения команды, определяемой заданным адресом, позволяет точнее оценить поведение ЦВИ при нали- ции определенных неисправностей и, как следствие, повысить качество н сократить сроки отработки оборудования и программ, осуществляющих контроль и диагностирование ЦВМ.