Устройство обнаружения ошибок балансного кода

 

УСТРОЙСТВО рВНАРУ КЁНЙЯ ОШИБОК БАЛАНСНОГО КОЙА, сопврисашее взэешиватель, первый формв рователь и последовательно соёцине1{|1ые межОу собой первый сумматор второй формиро ватеш и ИЛИ, при этом юсрй первого формирователя пощсшочен к аходу вторшо формирователя, а .- к втЬрому взсоцу блока ИЛИ 6 т л и ч а ю - , ш е е с: я TsMf что, с цепью повышешл точности обиаружевия ошибок и помехозвшшценности устройства, межоЕу взвеши вателем и первым сумматором введены последовательно соециненные между соi бой первый регистр, второИ сумматор, f второй вход которого соединен с выхо : дом взвешивателя, и второй регистр, также введевь между входом тактовой частоты, подключенным к тактовому входу первого jperacTpa, и вторым входом первого сумматора соединенные последовательно делитель частоты на два и Третий регистр, при этом выход делителя частоть на два соединен с тактовым ьходом второго регистра, один из установочных входов третьего регистра;подключен к выходу первого, второй - к выходу второго формирователя, а его инW формационный вход соединен с выходом CZ первого сумматора.

. ГОСУДРРСТВЕННцй НОМИТЕТ 006Р . AO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ.

ОПИСАНИЕ ИЗОБРЕТЕНИ 1 ., ..",;, ы

k автаеСнЕМ .свиёт въстви (21) 3399887/18 21 (22) 22. 02.82 (46) ЗО.О6,83. Бюл, № 24 (72) Д. Г. Туньв (53) 681.398.:623 (O88.8>. . (56) Х, Натент Йпонии № 62--12824, 3Mj н d4 В 3/46, 1973.

2. Патент ФРГ ¹ 2836446, кл. Н ОЗ К 13/32, 1979 (прототип). (54) (57) УСТРОЙСТВО ОБНАРУ КЕЯЙЯ.

ОШИБОК БАЛАНСНОГО КОМА, содержа" } щи взвещиватель, первый формирователь; и последовательно соединенные между .собой первый сумматор второй формиро. -1 ватель и блок ИДИ, при этом вход пер- . вого формирователя .подкшочен i входу второго формирователя, а выход., к вт6 рому входу блока ИДИ, о т л и ч а ю -, ш е е с я.тем, что, с целью повышения SU, 1026303 A точности обнаружения ошибок и помехозашаценности, устройства, между вэвеши вателем и первым сумматором введены последовательно соединенные между со . бой первый регистр,.второй. сумматор, ; :вторюй вход которого соединен с выхо- дом вжешивателя, и второй регистр, также введены между входом. тактовой частоты, подключенным к тактовому входу первого регистра, и вторым входом первого сумМатора соединенные последо вательно делитель частоты на два и тре тий регистр, при этом выход делителя частоты на два соединен с тактовым входом второго регистра, один из установочных входов третьего регистра.под ключен к выходу первого, второй -. к вы- ® ходу второго формирователя, à его информационный вход соединен с выходом первого сумматора..

303

1026

Изобретение относится к технике связи и предназначено для использования при передаче и приеме цифровых сигналов, кодированных балансным кодом с числом уровней, большим или равным трем.

Известно устройство для обнаружения ошибок бин кода, которое имеет последовательно соединенные между собой элемент задержки, сумматор, детек- 10 тор и формирователь t 1 J, Устройство не обнаруживает ошибки в коде, обусловленные пропаданием импульсов, и применимо только для кодов с чередующейся полярностью импульсов. 15

Также известно устройство дпя обнаружения ошибок балансного кода ло превышению текущей цифровой суммы (TUC), которое содержит взвешиватель, формирователь и последовательно соединенные 20 между собой сумматор, второй формирователь и блок ИЛИ, при этом вход первого формирователя подключен к входу второго формирователя, а выход - к вто.рому входу блока ИЛИ, а входы сумма- 25 тора подключены к выходам взвешивате- ля и выходу устройства 2 J.

Устройство-прототип неточно обнаруживает ошибки вследствие того, что обратная связь в устройстве запрещает изменение ТБС на сумматоре (накопи.тельном конденсаторе) в момент выявления ошибки. Кроме того, устройство имеет недостаточную лом ехозащищенносчь потому, что определение TUC происходит в аналогово9 форме на накопительном конденсаторе, следовательно, достоверность обнаружения ошибок на вьцсоде формирователей ло уровню срабатывания невелика

Цель изобретения повышение точности обнаружения ошибок и помехозащищенности устройства.

Поставленная цель достигается тем, что в устройство обнаружения ошибок балансного кода, содержащее взвешиватель, первый формирователь и последовательно соединенные между собой первый) сумматор, -второй формироватяль и блок

ИЛИ, при этом вход первого формирователя подключен к входу второго формиро 50 вателя, а выход — к второму входу блока ИЛИ, дополнительно между взвешивателем и первым сумматором введены последовательно соединенные между собой первый регистр> второй сумматор, второй вход которого соединен с выходом взвешивателя, и второй регистр, также введены между входом тактовой истоты, подключенным к тактовому входу первого регистра, и вторым входом первого сумматора соединенные последовательно делитель частоты на два и третий регистр, лри этом выход делителя частоты на два соединен с тактовым входом второго регистра, один из установочных входов третьего регистра под« кпючен к выходу первого, второй - к выходу второго формирователя, а его информационный вход соединен с выходом первого сумматора.

При таком исполнении устройства по вышается точность обнаружения ошибок потому, что введение третьего регистра как элемента памяти в цель обратной связи устройства допускает превышение значения TUC на выходе первого сумматора, а принудительная установка третьего регистра сигналом с выхода односго из формирователей в ближайшее максимально допустимое положительное или отрицательное значение TUC осуществляет поправку TUC на выходе третьего регистра на величину обнаруженной ошибки, тем самым подготавливая устройство в целом к обнаружению любой очередной ошибки. Кроме того, повышается помехозащищенность устройства вследствие введения между взвешивателем и первым сумматором первого регистра, второго сумматора и второго регистра, .а также делителя частоты на два, что обеспечива=ет формирование TUC на выходе первого сумматора в цифровой форме, причем на входы последнего поступают сигналы в двоичном коде и расширенные. на два тактовых интервала частоты следования посылок входного сигнала.

На чертеже изображена структурная схема устройства обнаружения ошибок балансного.кода с числом уровней, большим или равньм трем.

Устройство обнаружения ошибок балансного кода содержит взвешиватель 1, первый сумматор 2, два формирователя

3 и 4, блок ИЛИ 5, первый регистр 6, второй сумматор 7, второй и третий регистры 8 и 9 и делитель 10 частоты. на два.

Каждый символ входного сигнала преобразуется во взвешивателе 1 в двоичное кодовое слово, соответствующее весу принятого символа. Сигнал с выхода взвешивателя и задержанный сигнал на один период тактовой частоты с выхода первого регистра 6 поступают на входы второго сумматора 7. На выходе последнего формируется цифровая сумма, соот3 1026303 4 ветствующая суммарному "весу" очеред- ного сигнала первого сумматора 2 пуного и предыдущего символов входного тем задержки на третьем регистре 9. сигнала. На выходе делителя 10 часто- При возникновении ошибки во входном ты на два .формируется сигнал тактовой сигнале наступает момент, когда сигнал частоты для работы остальной части уст- на выходе первого сумматора 2 превысит ройства. При этом на выходе второго одно иэ граничных значений, а на выходе регистра 8 формируется сигнал, пред- одного иэ формирователей сформируется ставшпощий собой последовательность сигнал Ошибка", который . установит на значений «весов«пар символов входного выходе третьего регистра 9 ближайшее сигнала, затянутых на длительность так- 1О граничное значение TOC. тового интервала сигнала. Для вычисления TOC на первом сумматоре 2 про- Если во входном сигнале сформироисходит арифметическое сложение оче-, валась серия однополярных ошибочных редного символа с предыдущим эначени- символов, то и: на выходе будет сфорем TUC, который формируется из выход- мирована серия сигналов об ошибке.

Составитель И. Дягель

Редактор А. Ворович Техред О. Неце Корректор Т. Огар

Заказ 4576/49, Тираж 936 . Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раущская наб., д. 4/5

Филиал ППП Патент", г. Ужгород, ул. Проектная, 4