Устройство для преобразования кода цифрового сигнала

 

УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ КОДА ЦИФРОВОГО СИГНАЛА, содержащее JK-триггер, 3-вход которого является входом устройства и через инвертор подключен к К-входу,ЗК-триггера , С-вход которого является вторым входом устройства,.а инверсный выход ЗК-триггера подключен к первому входу первого элемента И-НЕ выход которого подключен к первому входу элемента НЕ-ИЛИ, ic второму входу которого подключен выход второго элемента И-НЕ, к первому входу которого подключен выход третьего элемент И-НЕ, а выход элемента НЕИЖ подключен к С-входу выходного , D-триггера, инверсный выход которого подключен к В-входу выходного D-триггера, отличающееся тем, что с целью повышения помехоустойчивости , в него введены первый, второй и третий В-триггеры, элемент ИЛИ-НЕ, элемент И, элемент ИЛИ и Т-триггер, к С-входу и S-входу которого подключены соответственно выход третьего элемента И-НЕ и выход элемента И, fc первому.входу которого и первому входу элемента ИЛИ-НЕ подключен прямой выход третьего D-триггера , а выход Т-триггера подключен к первому входу элемента ИЛИ, выход которого подключен к второму входу второго элемента И-НЕ, а второй вход элемента ИЛИ объединен с входом инвертора , при этом к Г -входу первого D-триггера и второму входу элемента ИЛИ-НЕ подключен прямой выход DKтриггера ,С-вход которого объединен с С-входом второго D-триггера, с третьим входом элемента ШШ-НЕ, первым входом третьего элемента И-НЕ и вторым входом элемента И, к третьему входу которого подключен инверсный выход первого Б-триггера, С-вход которого объединен с С-входом третьего D-триггера и является третьим входом устройства, а прямой выход первого 5 -триггера подключен к второму СП входу третьего элемента И-НЕ иС 00 ходу второго D-триггера,.прямой которогоподключен к В-входу третьего D -триггера, третьему входу третьего элемента И-НЕ и четвертому входу элемента ИЛИ-НЕ, выход которого подключен к второму входу первого элемента И-НЕ.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬП ИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

gfPrr r (21) 3685357/24-09 (22) 30.12.83 (46) 23.02.85. Бюл. И-" 7 (72) M.È.Веляков, В.g.Ëèôåðåíêo, И.А.Лукин и Ю.В.Иарков (53) 621. 394. 14(088. 8) (56) 1. Патент США Ф 3414894, кл. 340-174.1, 1968.

2. Заявка Великобритании и 1578635, кл. Н 03 К 13/00, 1980 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ КОДА ЦИФРОВОГО СИГНАЛА, содержащее 3К-триггер, 3-вход которого яв- . ляется входом устройства и через

/ инвертор подключен к К-входу, 3К-триг. гера, С-вход которого является вторым входом устройства,:а инверсный выход ЭК-триггера подключен к первому входу первого элемента И-НЕ выход которото подключен к первому входу элемента НЕ-ИЛИ, к второму входу которого подключен выход второго элемента И-НЕ, к первому входу которого подключен выход третьего элемента И-НЕ, а выход элемента НЕИЛИ подключен к С-входу выходного

D-триггера, инверсный выход которого подключен к 3 -входу выходного .Д-триггера, о т л и ч а ю щ е е с я тем, что с целью повышения помехоус" тойчивости, в него введены первый, второй и третий Э -триггеры, элемент

„„SUÄÄ 1141580 А

4(5!) Н 04 L 3/02 Н 03 M 13/00

ИЛИ-HE элемент И, элемент ИЛИ и

Т-триггер, к С-входу и S- âõîäó которого подключены соответственно выход третьего элемента И-НЕ и выход эле- мента И,g первому входу которого и первому входу элемента ИЛИ-НЕ подключен прямой выход третьего D --триггера, а выход Т-триггера подключен к первому входу элемента HJIH, выход которого подключен к второму входу второго элемента И-НЕ, а второй вход элемента ИПИ объединен с входом инвертора, при этом к D -входу первого

D-триггера и второму входу элемента

ИЛИ-НЕ подключен прямой выход ЗКтриггера,С-вход которого объединен с

С-входом второго D --триггера, с третьим входом элемента ИЛИ-НЕ, первым входом третьего элемента И-НЕ и вторым входом элемента И, к третьему входу которого подключен инверсный выход первого 3 -триггера, С-вход которого объединен с С-входом третьего D-триггера и является третьим входом устройства а прямой выход перЭ

least ного D-òðèããåðà подключен к второму входу третьего элемента И-НЕ и Я,входу второго D -триггера,,прямой вы мод которого подключен к 3 -вхбду Ю третьего D --триггера, третьему входу третьего элемента И-НЕ и четвертому

1 входу элемента ИЛИ-НЕ, выход которого подключен к второму входу первого элемента И-НЕ. Ъ

1 141580

Изобретение относится к технике связи и может быть использовано как устройство преобразования цифрового сигнала линейного тракта.

Известно устройство для записи и 5 воспроизведения цифрового сигнала, содержащее три элемента И, первые входы которых объединены, а вторые входы элементов И являются соответственно первым,,вторым и третьим входами устройства, а выходы элементов И подключены ко входам элемента ИЛИ, выход которого непосредственно и через линию задержки подключен ко входам выходного Т-триггера 513.

Однако данное устройство для записи и воспроизведения цифрового сиг нала обладает низкой помехоустойчивостью, 20

Наиболее близким к изобретению техническим решением является устройство для преобразования кода цифрового сигнала, содержащее 3К-триггер, 3-вход которого является входом устройства и через инвертор подключен к

K-входу 3К-триггера, С-вход которого является вторым входом устройства, а инверсный выход 3К-триггера подключен к первому входу первого эле- 30 мента И-НЕ, выход которого подключен к первому входу элемента НЕ-ИПИ, к второму входу которого подключен выход второго элемента И-НЕ, к первому входу которого подключен выход тре35 тьего элемента И-НЕ, а выход элемента HE-ИЛИ подключен к С-входу выход ного Э -триггера, инверсный выход которого подключен к Э-входу выходного

Р-триггера,, а также второй и третий 40

3Ê-триггеры, четвертый и пятый элементы И-НЕ и второй и третий инверторы, при этом выход второго элемента

И-НЕ через второй инвертор подключен к С-входу третьего ЭК-триггера, 7 и

К-входы которого объединены, а к

Р-входу третьего 3К-триггера подключен выход четвертого элемента И-НЕ, первый вход которого объединен с пер вым входом второго элемента И-НЕ и

С-входом второго 3К-триггера и является третьим входом устройства, а выход первого инвертора подключен к второму входу первого элемента И-НЕ и первому входу третьего элемента

И-НЕ к второму и третьему входам которого подключены соответственно прямые выходы второго и третьего

3К-триггеров, при этом выход третье го элемента И-НЕ через третий инверL» тор подключен к первому входу пятого лемента И-НЕ, к третьему входу so=

Ю торого и третьему входу второго элемента И подключен прямой вчход первого 3К-триггера, С-вход которого объединен с третьим входом первого элемента И-НЕ и третьим входом пятого элемента И-НЕ, выход которого под ключен к R, — âõoäó второго ЗК-триггера, к 3 и К-входам которого и второму входу четвертого элемента И-НЕ подключен инверсный выход первого ЗКтриггера (2 7.

Однако известное устройство для преобразования кода цифрового сигнала обладает низкой помехоустойчивостью.

Цель изобретения — повышение помехоустойчивости.

Для достижения цели в устройство для преобразования кода цифрового сигнала, содержащее 3К-триггер, 3— вход которого является входом устройства и через инвертор подключен к

К-входу 3К-триггера, С-вход которого является вторым входом устройства, а инверсный выход 3К-триггера подключен к первому входу первого элемента И-НЕ, выход которого подключен к первому входу элемента НЕ-ИЛИ, к второму входу которого подключен выход второго элемента И-НЕ, к первому входу которого подключен выход третьего элемента И-НЕ, а выход элео мента НЕ-ИЛИ подключен к С-входу выходного D --триггера, инверсный выход которого подключен кЭ -входу выходного В-триггера, введены первый, второй и третий 2 -триггеры, элемент

ИЛИ-НЕ, элемент И, элемент ИЛИ и

Т-триггер, к С-входу и 5 -входу которого подключены соответственно выход третьего элемента И-НЕ и выход элемента И, к первому входу которого и первому входу элемента ИЛИ-НЕ подключен прямой выход третьего

Д-триггера, а выход Т-триггера под- . ключен к первому входу элемента ИЛИ, выход которого подключен к.второму входу второго элемента И-НЕ, а второй вход элемента ИЛИ объединен с входом инвертора,при этом к 3 -входу первого2 -триггера и второму входу элемента ИЛИ-НЕ подкпючен прямой выход ЗК-триггера, С-вход которого объединен с С-входом второго З.-...триг80

3 11415 гера, с третьим входом элемента ИЛИ-!

НЕ первым входом третьего элемента

И-НЕ и вторым входом элемента И, к третьему входу которого подключен инверсный выход первого 1)-триггера, С-вход которого объединен с С-входом третьего D -триггера и является третьим входом устройства, а прямой выход первого D -триггера подключен к второму входу третьего элемента, 1О

-HE и D -входу второго Э-триггера, прямой выход которого подключен к

3-входу третьего D-триггера, третье-, входу третьего элемента ИЛИ-НЕ и четвертому входу элемента ИЛИ-НЕ 15 г выход которого подключен к второму входу первого элемента И-НЕ.

На фиг. 1 представлена структурная электрическая схема устройства для . преобразования кода цифрового сигна- 2О лау на фиг. 2 — временные диаграммы, поясняющие его работу.

Устройство для преобразования кода цифрового сигнала содержит,инвертор 1, ЗК-триггер 2, первый 3, вто- И рой 4 и третий 5 D -òðèããåðû, первый

6, второй 7 и третий 8 элементы И-НЕ элемент ИЛИ-НЕ 9, элемент И 10, Ттриггер 11, элемент ИЛИ 12, элемент

НЕ-ИЛИ 13, выходной 2-триггер 14. ЗО

Устройство дпя преобразования ко да цифрового сигнала работает следущщим образом.

На первый вход устройства подается информационный цифровой сигнал под35 лежащий преобразованию. На второй вход устройства подается сигнал, равный инверсной хронирующей частоте

{фиг. 2б). На третий вход устройства подается. сигнал прямой хронирующей частоты. ЗК-триггер 2, первый 3, вто-, рой 4 и третий 5 Э -триггеры, а также инвертор 1 осуществляют сдвиг информационного сигнала в общей сложности на два с половиной тактовых интервала (фиг. 2 а,в,г,д,е). Логический элемент ИЛИ-НЕ 9 осуществляет выделение импульсов, соответствующих появлению информационного сигнала с нулевыми последовательностями С, начиная со второго тактового интервала (фиг.2ж) .

Первый логический элемент И-НЕ 6 обеспечивает устранения ложных импульсов, которые могут образоваться во время работы устройств на предельно допустимой скорости поступления информационного сигнала (фиг. 2м).

Третий логический элемент И-НЕ 8 предназначен для выделения импульсов (фиг ° 2и), соответствующих появлению информационного сигнала с единичной последовательностью. Логический элемент И 10 выделяет импульсы (фиг. 2к), соответствующие появлению первого логического нуля после единичного потенциала в информационном сигнале С. На выходе Т-триггера

11 формируется сигнал,(фиг. 2л), предназначенный для устранения четного импульса в последовательности

m (фиг. 2и).

С помощью логического элемента ИЛИ

12 осуществляется окончательное формирование импульса запрета прохождения четной логической единицы (фиг.

2з). Второй логический элемент И-НЕ

7 на выходе имеет цифровой сигнал (фиг. 2о) с искаженным четным импульсом. Логический элемент HE-ИЛИ 13 производит объединение потоков цифро вых сигналов с выхода первого логического элемента И-НЕ Ь (фиг. 2и) и-с выхода второго логического элемента

И-НЕ 7 (фиг. 2о). Объединенный поток (фиг. 2н) поступает с выхода логического элемента НЕ-ИПИ 13 на счетный вход 3 -триггера, на выходе которого и появляется требуемый цифровой сигнал (фиг. 2п). з

Таким образом, устройство для преобразования кода цифрового сигнала обеспечивает высокую помехоустойчивость.

1141580

ВНИИИИ Заказ 515 45 Ти аж 659 По c gоу

4илйай УВИТ, М ° ÓÔÇ ÎÐÔÄ ó Уи ф ПРОВВ змйЯ,