Цифровая система передачи и приема информации с обнаружением ошибок

 

ЦИФРОВАЯ СИСТЕМА ПЕРЕДАЧИ И ПРИЕМА ИНФОРМАЦИИ С ОБНАРУЖЕНИЕМ ОШИБОК, содержащая на передающей стороне последовательно соединенные генератор эталонного кода, блок сумматоров по модулю два, регистр и модулятор , последовательно соединенные синхронизатор и блок считывания, а также блок кодирования, при этом выход синхронизатора подсоединен к объединенным тактовым входам блока . кодирования и генератора эталонногокода , выход блока считывания подсоединен к тактовому входу регистра, а втором входы блока сумматоров по модулю два подключены к соответствующим вторым входам регистра, на приемной стороне - последовательно соединенные демодулятор, блок задержки , сумматор по модулю два, коррелятор , синхронизатор и генератор эталонного кода, причем :вход блока кодирования является входом цифровой системы , отличающаяся тем, что, с целью повышения достоверности принимаемой информации, на передающей стороне введены первый и второй сумматоры по модулю два, при этом выходы блока кодирования подсоединены к соответствующим вторым входам регистра , входы первого сумматора по модулю два подключены к соответствующим нечетным выходам блока кодирования, четные выходы которого подсодинены к соответствующим входам второго сумматора по модулю два, выходы первого сумматора по модулю два подсоединены к объединенным первым дополнительным входам блока сумматоров по модулю два и регистра, объединенные вторые дополнительные входы которых подключены к выходу второго сумматора по i модулю два, на приемной стороне введены последовательно соединенные бпоу (П разделения посылок, первый регистр и. первый блок сумматоров по модулю два, последовательно соединенные второй регистр и второй блок сумматоров по модулю два, последовательно соединенные третий блок сумматоров по модулю два, элемент ИЛИ и блок отбраковки ошибок, при этом выход демодулятора .и выход Задержка блока задержки подсоединены соответственно к второму и третьему входам сумматора по модулю два, выход которого подсоединен к первому входу третьего блок сумматоров по модулю два, прямой и Ийверсный выходы генератора эталонного кода подсоединены соответствен но к вторым входам коррелятора и третьего блока сумматоров по модулю два, выход нечетных посылок блока разделения посьток подсоединен к информационному входу второго регистра , а выходы сигнала суммы четных посьток и сигнала суммы нечетных посылок блока разделения посыпок под

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕО (ИХ

РЕСПУБЛИК (19) (И) 3 (51) Н 04 L 1/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPHTHA (21) 3511815/18-09 (22) 10. 11.82 (46) 07. 11.84. Бюп. №- 41 (72) P.Ò.Ñàôàðoâ и Я.Ю.Гладыш (71) Ленинградский электротехнический институт связи им. проф.M.А.БончБруевича (53) 621. 394. 14 (088.8) (56) 1. Авторское свидетельство СССР

¹ 818024, кл. Н 04 L 1/10, 1978.

2, Авторское свидетельство СССР

¹ 964998, кл. Н 04 L 1/10, 198 1 (прототип) ° (54) (57) ЦИФРОВАЯ СИСТЕМА ПЕРЕДАЧИ

И ПРИЕМА ИНФОРМАЦИИ С ОБНАРУЖЕНИЕМ

ОШИБОК, содержащая на передающей стороне последовательно соединенные генератор эталонного кода, блок сумматоров по модулю два, регистр и модулятор, последовательно соединенные синхронизатор и блок считывания, а также блок кодирования, при этом выход синхронизатора подсоединен к объединенным тактовым входам блока кодирования и генератора эталонного кода, выход блока считывания подсоединен к тактовому входу регистра, а вторым входы блока сумматоров по модулю два подключены к соответствующим вторым входам регистра, на приемной стороне — последовательно соединенные демодулятор, блок задержки, сумматор по модулю два, коррелятор, синхронизатор и генератор эталонного кода, причем вход блока кодирования является входом цифровой системы, отличающаяся тем, что, с целью повышения достоверности принимаемой информации, на передающей стороне введены первый и второй сумматоры по модулю два, при этом выходы блока кодирования подсоединены к соответствующим вторым входам регистра, входы первого сумматора по модулю два подключены к соответствующим нечетным выходам блока кодирования, четные выходы которого подсодинены к соответствующим- входам второго сумматора по модулю два, выходы первого сумматора по модулю два подсоединены к объединенным первым дополнительным входам блока сумматоров по модулю два и регистра, объединенные вторые дополнительные входы которых подключены к выходу второго сумматора по модулю два, на приемной стороне вве- @ дены последовательно соединенные блок разделения посылок, первый регистр и. первый блок сумматоров по модулю два, последовательно соединенные второй регистр и второй блок сумматоров по д модулю два, последовательно соединенные третий блок сумматоров по модулю два, элемент ИЛИ и блок отбраковки ошибок, при этом выход демодулятора и выход "Задержка 2 " блока задержки подсоединены соответственно к второму и третьему входам сумматора по модулю два, выход которого подсоединен к первому входу третьего блока сумматоров по модулю два, прямой и ййверсный выходы генератора эталонного кода подсоединены соответствея

"но к вторым входам коррелятора и третьего блока сумматоров по модулю два, вью од нечетных посылок блока разделения посыпок подсоединен к информационному входу второго регистра, а выходы сигнала суь(мы четных посыпок и сигнала суммы нечетных посылок блока разделения посыпок под1123111

IS

1 соединены соответственно к вторым входам первого и второго блока сумматоров по модулю два, выходы которых подключены соответственно к вто рому и третьему входам элемента ИЛИ, информационные входы блока отбраковки ошибок подключены соответственно к выходам первого и второго регистров, выход демодулятора подсоединен

Изобретение относится к электросвязи и может быть использовано в телеметрии и при передаче данных.

Известна цифровая система передачи и приема информации с обнаруже- 5 нием ошибок, содержащая на передающей стороне последовательно соединенные синхронизатор, генератор эталонного кода, блок сумматоров по модулю два и регистр, а также модулятор сигналов ФРМ, на приемной стороне — демодулятор и объединенные по входу сумматор по модулю два и элемент задержки, выход кбторого подключен к второму входу сумматора по модулю два, выход которого подключен к первому входу коррелятора, к второму входу которого подключен выход генератора эталонного кода, к второму входу которого подключен выход син- 20 хронизатора (1) .

Недостатком такой цифровой системы передачи и приема информации с обнаружением ошибок является низкая цостоверность принимаемой информации .

Наиболее близкой к изобретению является цифровая система передачи и приема информации с обнаружением оши. бок, содержащая на передающей стороне последовательно соединенные генератор эталонного кода, блок сумматоров по модулю два, регистр и модулятор, последовательно соединенные синхронизатор и блок считывания, а также блок кодирования, при этом выход синхронизатора подсоединен к объединенным тактовым входам блока кодирования и генератора эталонного кода, выход блока считывания подсое- . динен к тактовому входу регистра, а 4О вторые входы блока сумматоров по к информационному входу блока разделения посылок, а выход синхронизатора подсоединен к объединенным тактовым входам блока разделения посылок, первого и второго регистров, блока отбраковки ошибок и демодулятора, причем выходы блока отбраковки

Ьнибок являются выходами цифровой системы. модулю два подключены к соответствующим вторым входам регистра, на приемной стороне — последовательно соединенные демодулятор, блок задержки, сумматор по модулю два, коррелятор(, синхронизатор и генератор эталонного кода, причем вход блока кодирования является входом цифровой системы, на передающей стороне выходы блока кодирования через преобразователь кода подсоединены к соответствующим вторым входам регистра, а выход синхронизатора подсоединен к тактовому входу преобразователя кода, а на приемной стороне выход демодулятора подсоединен к объединенным входам блока задержки и второго корректора ошибок и к объединенным вторым входам,синхронизатора и сумматора по модулю два, выход которого через первый корректор ошибок подсоединен к входу второго корректора ошибок, выход генератора эталонного кода подсоединен к второму информационному входу первого корректора. ошибок, а тактовые входы первого и второго корректоров ошибок подключены к выходу синхронизатора (2 .

Недостатком известной цифровой системы передачи и приема информации с обнаружением ошибок является низкая достоверность принимаемой информации.

Цель изобретения — повышение достоверности -принимаемой информации .

Для достижения поставленной цели в цифровую систему передачи и приема информации с обнаружением ошибок, содержащую на передающей стороне последовательно соединенные генератор эталонного кода, блок сумматоров по мо1123111 4 дулю два, регистр и модулятор, последовательно соединенные синхронизатор и блок считывания,а также блок кодирования, при этом выход синхрони. затора подсоединен к объединенным так-5 товым:входа блока кодирования и гене . ратора эталонного кода, выход блока считывания подсоединен к тактовому входу регистра, а вторые входы блока сумматоров по модулю два подключены к соответствующим вторым входам регистра, на приемной стороне — после- довательно соединенные демодулятор, блок задержки, сумматор по модулю два, коррелятор,. синхронизатор и генератор эталонного кода, причем вход блока кодирования является входом цифровой системы, на передающей стороне введены первый и второй сумматоры по модулю два, при этом щ выходы блока кодирования подсоединены к соответствующим вторым входам регистра, входы первого сумматора по модулю два подключены к соответствующим нечетным выходам блока коди- 25

I рования, четные выходы которого подсоединены к соответствующим входам второго сумматора по модулю два,. выходы первого сумматора по модулю два подсоединены к объединенным первым дополнительным входам блока сумматоров по модулю два и регистра, объединенные вторые дополнительные входы которых подключены к выходу второго сумматора по модулю два, на прием35 ной стороне введены последовательно соединенные блок разделения посылок, первый регистр и первый блок сумматоров по модулю два, последовательно соединенные второй регистр и вто- 40 рой блок сумматоров по модулю два, последовательно соединенные третий блок сумматоров по модулю два, элемент ИЛИ и блок отбраковки ошибок, йри этом выход демодулятора и выход "Задержка 2«" блока задержки подсоединены соответственно к второму и третьему входам сумматора по

I модулю два, выход которого подсоединен к первому входу третьего блока сумматоров по модулю два, прямой и инверсный выходы генератора-эталонного кода подсоединены соответственно к вторым входам коррелято-ра и третьего блока сумматоров по Мо- 55 дулю два, выход нечетных посыпок бло- ка;разделения посылок подсоединен к информационному входу второго регистра, а выходы сигнала суммы четных посьщок и сигнала суммы нечетных посылок блока разделения посылок подсоединены соответственно к вторым входам первого и второго блока сумматоров по модулю два, выходы которых подключены соответственно к второму и третьему входам элемента ИЛИ, информационные входы блока отбраковки ошибок подключены соответственно к вы@одам первого и второго регистров, выход демодулятора подсоединен к информационному входу блока разделения посылок, а выход синхронизатора подсоединен к объединенным так товым входам блока разделения,поСылок,первого и второго регис Гров, блока отбраковки ошибок и демодулятора,при° чем выходы блока отбраковки ошибок являются выходами цифровой системы.

На фиг. 1 приведена структурная электрическая схема предлагаемой цифровой системы передачи и приема информации с обнаружением ошибок, передающая часть; на фиг. 2 — то же, приемная часть.

Передающая часть цифровой системы передачи и приема информации с обнаружением ошибок содержит блок 1 кодирования, синхронизатор 2, первый сумматор 3 по модулю два, второй сумматор 4 по модулю два, генератор 5 эталонного кода, блок 6.сумматоров по модулю два, регистр 7, блок 8 считывания, модулятор 9.

Приемная часть цифровой системы передачи и приема информации с обнаружением ошибок содержит демодуля тор 10, блок 11 разделения посылок, первый регистр 12, второй регистр

13, первый блок 14 сумматоров по модулю два, второй блок 15 сумматоров по модулю два, блок 16 задержки, сумматор 17 по модулю два, коррелятор

18, генератор 19 эталонного кода, синхронизатор 20, третий блок 21 сумматоров по модулю два, элемент ИЛИ

22, блок 23 отбраковки ошибок.

Цифровая система передачи и приема информации с обнаружением ошибок работает следующим образом.

На передающей стороне (фиг. 1) в блоке 1 кодирования 2П-значные информационные слова преобразуются в

2п-значные кодовые слова формируемого кода )3(8+1), 2(i).

Полученные 2п-значные кодовые слова записываются в регистр 7 и в виде параллельного кода подаются в блок

1123111

6 сумматоров по модулю два. Все нечетные посылки с выхода блока 1 кодирования поступают на вход первого сумматора 3 по модулю два, а все четные посылки вводятся sb второй 5 суйматор 4. Выходы первого и второго сумматоров 3 и 4 связаны с регистром 7 и блоком 6 сумматоров, на вторые входы которого подаются посылки (п+1)-значного эталонного кода. с выходов генератора 5, например типа

М-последовательности или другого кода с острой функцией корреляции.

Регистр 7 имеет 3 (й+1) ячеек. На

2tl ячеек подаются информационные посылки из блока 1 кодирования, по одной посылке вьщают первый и второй сумматоры 3 и 4. Эти посылки образуются по правилу и 20

5 =0 .2:а;,, и 2 ® +1 с1 21 где 5 — сигнал на выходе первого сумматора 3;

25 б — сигнал на выходе второго сумматора 4.

В блок 6 сумматоров поступают 2п .информационных символов блока кодирования, а также посылки 81и Б

Поразрядное суммирование по модулю два производится в блоке 6 сумматоров по правилу

Q а,9а „9Ъ, -с„; 35

0g9 О2Ог )2 = С2

О„ОOI ÅЪЬ= Cl,) б,е 6 0+ Ъщ, с„, где а; и а; — информационные четные и нечетные символы, ; — символы эталонного кода.

Таким образом, блок 6 сумматоров выдает (я+1) посылок С1, С,...,C„, 45

С„, которые записываются. в соответствующих ячейках регистра 7.

В результате в ячейках регистра

7 будет записана кодовое слово, сос". тоящее из 301+1) элементов: а,С,а О2СМ02@3СЗО З ")ОнС О„51С «5

С помощью блока 8 считывания, управляемого синхронизатором 2, производится преобразование параллельного (3 (11+ 1), 2п кода, записанного в регистре 7, в последовательный код.

Последовательность двоичных посылок поступает на вход модулятора 9, где осуществляется амплитудная, частотная или фазовая модуляция несущего колебания, на выходе демодулятора 10 получается двоичный видеосигнал в виде последовательности слов длиной 3(h+1) элементов. В любом слове элементы с номерами (Зг -2) и 3, где = 1,2,...,л, являются информационными. Элементы с номерами

Зг-1 образованы из элементов с номерами (ЗГ-2), 3r и элемента с номером 2 эталонного кода путем их суммирования по модулю два. Последние элементов в кодовой комбинации являются проверочными .

С помощью сумматора 17 и блока

16 задержки, который обеспечивает задержку на с и 2с, получаются коми л бинации из (Зл+3) элементов, в которых каждый третий элемент является элементом в; восстановленного эталонного кода. Действительно, если

„г а„ и "а; — информационные четные и нечетные символы, К вЂ” элементы эталонного кода, то Ь = а, (++a +c; . При поразрядном суммировании по модулю два прямого кода и кода, задержанного л и на 2, получаем. л а,С, а 1 с з г с, а э з сл 5 „, . „(> „C „a „5 „C „«52 о,С,а„ С2С2а 2(,С а,..... С„,... с„,„ (l I с1,С, с(,с12 Сгс,с С с з °" аа Ь5 ..., .,Ъ„.... Ь „+„

Сигнал с выхода сумматора 17 пос тупает в коррелятор 18, куда подаются также символы эталонного кода, а также на блок 21 сумматоров, на вторые входы которогб поступают также сигналы эталонного кода с выходов генератора 19. В результате осущестявляется поэлементная проверка соответствия восстановленного и местного эталонного кодов.

Выделенные синхросигналы (пики функции корреляции коррелятора 18) управляют работой синхронизатора 20.

Синхронизатор 20 в свою очередь обеспечивает синхронную работу демодулятора, блока 11 разделения посылок, первого и второго регистров 12 и 13 и блока 23 отбраковки ошибок.

Сигнал с выхода демодулятора 10 поступает на информационный вход блока 11 разделения посылок, в котором происходит разделение потока символов на слова и разделение элементов каждого слова на четыре группы: четные информационные символы а4 а а, которые поступают в первый регистр 12, нечетные информационные символы а„, а, ..., а„, )которые вводятся во второй регйстр 13, символы 5< которые поступают в первый блок 14 сумматоров, и символы 5, которые следуют во второй блок 15 сум- 10 маторов.

В первом и втором блоках 14 и 15 сумматоров осуществляется формирование соответственно сигналов P = 5,О+ .Еа„ и = 5 О+й.„.

Сигналы и поступают соответственно на второй и третий входы элемента ИЛИ 22, на первый вход которо-. го следует сигнал с выхода третьего блока 21 сумматоров 4; = Ь + b„, где 20

I 1 1 сигналы b. иЬ формируются соответi ственно сумматором 17 и генератором

19.

Информация с выходов первого и второго регистров 12 и 13 поступает на 25 информационные входы блока 23 отбраковки ошибок, на управляющий вход

111 8 которого поступает сигнал отбраковки, формируемый элементом ИЛИ 22 из сигHanos P» P>

При единичных значениях указанных. сигналов, соответствунхцих обнаруженной ошибке кратности 1-4, принимаемая кодовая комбинация блоком 23 отбраковки ошибок не пропускается на вход цифровой системы передачи и приема сигналов с обнаружением ошибок.

Предлагаемая цифровая система передачи и приема сигналов с обнаружением ошибок позволяет обнаруживать при амплитудной, частотной и фаэовой модуляции все однократные, двукратные и трехкратные ошибки, а также обнаруживать большинство четырехкратpMblx ошибок (вероятность необнаруженьу четырехкратных ошибок при длине блока и = 10,и вероятности ошибки в- канале связи р=10 составляет приблизительно 1 ° 10 ) .

Таким образом, предлагаемая цифровая система передачи и приема сигналов с обнаружением ошибок обеспечивает повышение достоверности принимаемой информации.

Составитель В.Орлов

Редактор С.Пекарь Техред Jl.Ìèêåø . KoppeKTop И.Эрдейи

Заказ 8155/44 Тираж 634 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открьпий

113035, Москва, Ж-35, Раушская наб., д . 4/5 филиал ППП™Патент", г. Ужгород, ул . Проектная. 4