Устройство для вычисления скользящего спектра

 

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СКОЛЬЗЯЩЕГО СПЕКТРА, coAepwaujee первый Ц5лок памяти, арифметический блок, блок синхронизации, первый и второй блоки формирования адреса, первый выход блока синхронизации соединён с входом первого блока формиро вания адреса, выход которого подключен к первому входу первого блока памяти, второй вход которого соединен с вторым выходом блока синхронизации , третий выход блока синхронизации соединен с входом второго блока формирования адреса, о т л ичающееся тем, что, с целью расширения фукнциональных возможностей за счет вык/вочения скользящего спектра с ПРОИЗВОЛЬНЫМ коэффициентом смещения и уменьшения аппаратурных затрат,оно содержит второй блок памяти и три мультиплексора, четвертый выход блока синхронизации соединен с управляющим выходом первого мультиплексора , выход которого подключен к третьему входу первого блока памяти , выход которого соединен с первыми входами второго и третьего мультиплексоров , управляющие входы которых подключены соответственно к пятому и шестому выходам блока синхронизации седьмой выход которого соединен с первым входом второго блока памяти, второй вход KdToporo подключен к выходу второго блока формирования адреса, выход арифметического блока подключен § к первому входу первого мультиплексо (Л ра и второму входу второго мультиплек сора, третий вход которого объединен с .вторым входом первого мультиплексора и является входом устройства, вход - 9 арифметического блока соединен с выхо дом третьего мультиплексора, выход второго .мультиплексора соединен с Q ГО третьим входом второго блока памяти, выход которого подк/точен к второму входу третьего мультиплексора и Третьему входу первого мультиплексора, САЭ выход которого соединен с третьим 00 входом первого блока памяти, первый вход блока синхронизации является входом задания кода числа устройства , второй вход - синхронизирующим входом устройства, третий вход входом задания признака устройства, а четвертый вход - входом установки начального адреса устройства.

09>. (11) СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТ ИЧЕСНИХ

РЕСПУБЛИН зад В 06 F 15/332

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ. ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТБУ

Р ССЯЯВ7Я

ll3, 13

ВИЛИКИ;,, (21} 3363478/18-24 (22) 26 ° 10 ° 81 (46) 07.07.83. Вюл. 11 25 (72) Р.С. Каневский, С.В. Котов, В.И. Лозинский, Н.F. Мадянова и b.A. Некрасов (71) Киевский ордена Ленина политехнический институт им. 50-летия

Великой Октябрьском социалистической революции (53) 681.32(088.8) (56) 1. Авторское свидетельство СССР .. Y 480079, кл. (i 06 F 15/34.

2. Евтеев I ).И., Кущев fi.È., Пи кулин В.С. Аппаратурная реализация дискретного преобразования Фурье.

М., "Энергия", 1978, с. 57 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ВИЧИСЛЕНИЯ

СКОЛЬЗЯЩЕГО СПЕКТРА, содержащее первый 6лок памяти, арифметический блок, блок синхронизации, первый и второй блоки формирования адреса, первый выход блока синхронизации соединен с входом первого блока Формиро вания адреса, выход которого подключен к первому входу первого блока памяти, второй вход которого соединен с вторым выходом блока синхронизации, третий выход блока синхронизации соединен с входом второго блока Формирования адреса, о т л и" ч а ю щ е е с я тем,.что, с целью расширения Фукнциональных возможностей за счет выключения скользящего спектра с произвольным коэФФициентом смещения и уменьшения аппаратурных затрат,оно содержит второй блок памяти и три мультиплексора, четвертый выход блока синхронизации соединен с управляющим выходом первого мультиплексора, выход которого подключен к третьему входу первого блока памяти, выход которого соединен с первыми . входами второго и третьего мультиплексоров, управляющие входы которых подключены соответственно к пятому и шестому выходам блока синхронизации, седьмой выход которого соединен с первым входом второго блока памяти, второй вход которого подключен к выходу второго блока Формирования адреса, выход арифметического блока подключен д к первому входу первого-мультиплекса- @ ра и второму входу второго мультиплексора, третий вход которого объединен с .вторым входом первого мультиплексо- С ра и является входом устройства, вход арифметического блока соединен с выхо- Я дом третьего мультиплексора, выход второго .мультиплексора соединен с третьим входом второго блока памяти, выход которого подключен к второму входу третьего мультиплексора и третьему входу первого мультиплексора, выход которого соединен с третьим входом первого блока памяти, первый вход блока синхронизации является входом задания кода числа устройстsa, второй вход - синхронизирующим входом устройства, третий входвходом задания признака устройства, ф а четвертый вход - входом установки начального адреса устройства.

4 1 0277

Изобретение относится к вычислительной технике и предназначено для вычисления циклического, скользящего и мгновенного спектров сигналов по алгоритму быстрого преобразования фурье. Изобретение может быть использовано в анализаторах спектра, раЬотающих в реальном масштабе времени при цифровой обработке сигналов в геологии медицинер радиолокации °

Известны устройства для нахожде" ния спектров сигналов, включающие арифметический блок, Ьлок оперативной памяти, мультиплексоры, устройство управления t 1 ).

Недостатком аналогов является невозможность вычисления скольаящего и мгновенного спектров сигналов.

Наиболее близким по технической сущности к предлагаемому является устройство для вычисления циклическо- 2О го и скользящего спектров сигналов по алгоритму Ьыстрого:преобразования фурье (БПФ ) с постоянным коэффициентом смещения для скользящего спектра 0 = — Я /й, где A - размерность обрабатываемого массива, Я -. количество входных данных, участвующих в формировании следующего массива, и содержит r =. !/ + 1 блоков буферной памяти, Формирователи адреса, устройство ЗО ввода, устройство управления, процес" сор (2 J.

Сп ктр сигнала вычисляется на базе

Ьыстрого преоЬразования Фурье,при атом в состав процессора входит запо. 35 минающее и арифметическое устройство.

Недостатком:прототипа является то, что скользящий спектр в устройстве вычисляется только для одного значения козффициента смещения Р . При не- 4О. обходимости изменить козффициент смещения треЬуется переделка как устройства управления, так и изменение ко личества и объема. блоков буферной памяти, что делает вычисление скользя- 4> щего. спектра с произвольным козффици ентом 8, а также мгновенного спектра

1/ ) йрактически невозможным. 1( недостатку прототипа можно также отнес. ти наличие буферных блоков памяти, что увеличивает аппаратурные затраты устройства„ особенно при малых 3 .

Цель изобретения - расиирение фуйк" циональных возможностей устройства за счет выключения скользящего, с произвольным коэффициентом смещения, и мгно венного спектров, а также уменьшение объем аппаратурных затрат.

33 2

Поставленная цель достигается тем, что устройство для вычисления скользящего спектра, содержащее первый блок памяти, арифметический блок, блок синхронизации, первый и второй блоки формирования адреса, первый выход блока синхронизации соединен с входом пер. вого блока формирования адреса, выход которого подключен к первому входу первого блока памяти, второй вход которого соединен с вторым выходом блока синхронизации, третий выход блока синхронизации соединен с входом второго блока Формирования адреса, дополнитель но содержит второй блок памяти и три мультиплексора, четвертый выход блока синхронизации соединен с управляющим входом первого мультиплексора, вы ход которого подключен к третьему входу первого блока памяти, выход которо" го соединен с первыми входами второго и третьего мультиплексоров, управляющие входы которых подключены соответственно к пятому и шестому выходам блока синхронизации, седьмой выход которого соединен с первым входом второго блока памяти, второй вход которого подключен к выходу второго блока формирования адреса, выход арифметического блока подключен к первому входу г;.р".

soro мультиплексора и второму входу

-второго мультиплексора, третий вход которого объединен с вторы;. входом первого мультиплексора и является входом устройства, вход арифметического блока соединен с выходом третьего муль типлексора, выход второго мультиплексора соединен с третьим входом второго блока памяти, выход которого подключен к второму входу третьего мультиплексора и третьему входу первого мультиплексора, выход которого соеди" нен с третьим входом первого блока па:мяти, первый вход блока синхронизации является входом задания кода числа устройства, второй вход - синхронизи- . рующим входом устройства, третий вход входом задания прианака устройства, а четвертый вход - входом устайовки начального адреса устройства.

Ъ

На фиг. 1 изображено устройство, функциональная схема; на фиг. 2блок-схема алгоритма; на фиг. 3блок-схема блока синхронизации.

Схема (фиг. 1)включает вход 1 уст.ройства, мультиплексоры 2 и 3, блока 4 и 5 памяти мультиплексора 6, арифметический блок 7, выходы 8-12 блока 13 синхронизации, блоки 14 и

15 формирования адреса.

1027733 з

На вход блока 13 по шинам 16-19 поступают соответственно код числа . Q щяна 16, синхроимпульси (СИ ), сопровождающие. входные данные, признак вычисления циклического или скользящего и мгновенного спектров (нина 18), начальный адрес (IIA, иина 19 ), равный

КА = (}i}-1) -Q, Устройство вичисляет спектральные составляющие М (N ) исходного массива M р (N ) no алгоритму быстрого преобразования Фурье, граФ которого представлен на фиг. 2. В примененном алгоритме законы считывания и записи операндов на итерации одинаковы. Через М 2 обозначены последовательные массивй данных направленного граФа, через а 5 (и) — элементы массива

1.

М где 1 изменяется от 0 до Р-l, Р— 1оо N, n — 0,1,2, ...,М 1 соответствует номеру узла граФа в i -u массиве. 5 = 0 1,2,... указывает на принадлежность операндов a . (n)

S 1 и массивов М (t4) к 5-му исходно1 му массиву. формула получения элементов массива М,. „(М) иэ элементов мас

5 сива М (й ) ййеет вид

5 5 5! 1+ 11 п,1 . a. (п}@, (и)+а . Р+Й 2 )1)(l

1+1 1 1 а. (n N(2 )=a,(в)-а, (и-N(2 )w (1}

Формула (1 ) представляет собой базовую операцию алгоритма ЬПФ (Фиг., 2), Формула (.! ) реализуется в арифмети-. ческом блоке 7.

Исходные массивы М 0 (f4) могут быть сформированы двумя способами.

Первый способ заключается в Формировании массивов М (}ч ). только из о вновь поступающих на вход устройства данных, в этом случае 0 = 1 и в результате виполнения алгоритма быстрого преобразования Фурье имеем циклический спектр массивов. Второй способ.:заключается в Формировании массивов М ((ч) не только иэ вновь поступающими на вход устройства лан- ных, но и данных предыдущего M (}}) — 1 исходного массива. В этом случае, если 1/ М < Р (1, имеем скользящий спектр массивов, если 1 = 1/N, то имеем мгновенный спектр массивов.

Блок 13 синхронизации и блокй 14 и 15 (Фиг.-. 3 ) являются конкретным примером реализации устройства .с произвольным 0:, Блок 13 содержит счет чик 20 тактовых импульсов, виход ко4 торого соединен с входом счетчика 21 тактовых импульсов ?1 и синхровходом регистра 22 выходы ? 3 .. P разрядов счетчика 21 тактовых импульсов определенным образом соединены с входами мультиплексоров 23.1-?3.Р, выход переполнения — с входом счетчика 24 итераций, выходы счетчика итераций со" единены с управляющими входами мульти1ð плексоров 23.1-23.P и входами строби-. руемого дещиФратора ?5 первой итерации выход переполнения счетчика 24 итера" ций поступает на один из входов элемента И 26, другой вход элемента И 26

15 соединен с инверсным выходом триггера 2/. Выход элемента И 26 соединен с со счетным входом триггера 28, прямой выход триггера 28 подключен к одно му из входов элементов И 29, 30, 34, 2р инверсный выход триггера ?8 подключен к одному из входов элементов И 32, 33, 31, а также к управляющему входу мультиплексора 6 (Фиг. 1), выходы мультиплексоров 23.1-?3.Р соединены с входами регистра ?2 и одним из вхо!

5 дов мультиплексоров 35 и 36, выходы регистра ?2 соединены с одним иэ вхо" дов вычитателя 37, на другой вход ко" торого поступает код Я с входов 16. управления режимами работы устройстЗР ва, выходы значащих P разрядов вычи" тателя поступают на другой вход мультиплексоров 35 и 36, а выход знакового разряда - на другой вход элементов И 29, 32, вход управления ряжиЗ5 мами 18 соединен со стробирующим входом дещиФратора 25 первой итерации, выход дещифратора ?.5 подключен к третьему входу элементов И 29 и 32. Выход младнего разряда счетчика 21 так40 тових импульсов соединен с входом инвертора 38 и одним из входов Элемента ИСКЛЮЧ)ЧА8)щЕE ИЛИ 39 и одним иэ входов элемента И 40, выход инвертора 38 подключен к входу мультиплек-.

45 соров 23.1-23.Р, выход следующего разряда счетчика 21 тактовых импульсов соединен с одним входом элемента ИСКЛОЧАЮЦЕЕ ИЛИ 39, другим входом элемента И 40 и входом инвертора 41, 50 виход элемента 39 подключен к четвертому входу элементов И 29 и 32, выход элемента И 40 подключен к третьму входу элементов И 30, 33 и к входу инвертора 4?, выход инвертора 41 под55 ключен к другому входу элементов И 31 и 34. Выходи элементов И ?9 и 30 соединены с двумя управляющими входами мультиплексора 35, двумя входами элемента ИЛИ 43, а также с двумя

1027733

g При этом на управляющих входах мультиплексоров 23.1-23.3 присутству.ет код 00,.обеспечивающий формирование адресов записи и считывание дан,управляющими входами мультиплексора 2 фиг. 1,выходы элементов И 32 и 33 соединены с двумя управляющими .входами мультиплексора 36, двумя входал1и элемента ИЛИ 44, а также г двумя управляющими входами мульти" плексоров 3 (Фиг. ), выход элемента И 31 соединен с третьим входом элемента ИЛИ 43, выход элемента И 34 соединен с третьим входом !0 элемента ИЛИ 44, выход элемента ИЛИ 43 подключен к управляющему входу бло" ка 4 памяти (фйг. !.)„ а выход элемента ИЛИ 44 — к управляющему входу .блока 5 памяти (фиг. ). Вход 19 !5 упрагленил режимами работы НК под" ключен к установочным входам счетчика 45 адреса входных данных и к входу триггера 27, выходы счетчика 45 соединены с входами схемы И-НЕ 46 и 20 третьим входом мультиплексоров 35 и 36.

Процесс вычисления спектра по алгоритму БПФ в устройстве состоит из ops N итераций. На 1-й итерации 25 (фиг.2 ) вычисляется л1ассив а . Каждая

1 итерация состоит из !ч/2 шагов. На каждом шаге из элементов à S (n) и аз fn+

1+1

+ Ж/2" " )вычисляются элементы а (и) и а;,Ь-лй/2 "+")

Каждый шаг в свою очередь разбит на четыре такта. На первом такте производится считывание из первого блока памяти операнда а„(n+Q2"+!}, на втором - считывание операнда .a;(n), умножение операнда a„ (n+N/2 "" ) на весовой коэффициент ® " и, в случае выполнения первой итерации при вычислении скользящего либо мгновенного спектров, запись операнда а „(и+ S

+ N/2" ") во второй блок памяти по

1Ф1

1+1 40 адресу и + Й/2 +"-а. На третьем такте выполняется запись в первый блок памяти операнда а (ь+й/2 +"), поступа5 ющего из арифметйческого блока и при приведенных выше условиях запись во второй блок памяти операнда а о (n )по адресу (n - 6(). На четвертом такте каждого шага выполняется запись опе- ранда а; (и+И/2"+" ) в первый блок

1+ памяти и запись во второй блок памяти50 огеранда а (rn ) поступающих из входного канала и относящихся к новому массиву по адресу (N-1-9+m).

Если установлен режим вычисления циклического спектра массивов, то за- >. пись операндов массива Ио (М) для

В формирования массива И + "(И)в каждом

0 втором и третьем тактах шага не выполняется, а в каждом четвертом так,те шага разрешается запись входных данных.

После окончания формирования массива И (!ч } и окончания вычисления спектральных составляющих массива И (é ) по алгоритму быстрого преобразования Фурье блоки памяти меняются местами. Блок памяти, в котором сформирован массив И "(N f участ-. вует в вычислении спектральных составляющих, а другой блок памяти — в Формировании массива И (j.

Следует отметить, что необходимым условием работы устройства. является 4Кт„ ) Ес, где Е „- частота слесв„° дования тактовых импульсов генератора 1О тактовых импульсов, Кои - час" с" вх тота синхроимпульсов, сопровождающих входную информацию.

Рассмотрим подробно работу устройства на примере вычисления скользящего спектра массива -И (И) при N =8, о и = ?, 8 = 1/4. Для случая N = 8 счетчик 21 тактовых импульсов имеет 4 разряда, счетчик 24 итераций имеет 2 разряда, счетчик 45 адреса входных данных имеет 3 разряда, количество мультиплексоров 23.1-23.P равно 3, количество входов каждого из этих мультиплексоров равно 3, разрядность регистра 22 равна 3,мультиплексоры 35 и 36 объединяют трехразрядные адреса из трех направлений в одйо. Блоки 4 и 5 памяти имеют объем 8 слов каждый.

В исходном положении счетчик 21 тактовых импульсов, счетчик 24 итераций, триггер 28 переключения блоков памяти находятся в нулевом состоянии, регистр 2? может иметь произвольное состояние, триггер 27 установ лен в нулевое состояние, на выходе стробирующего дешифратора 25 присутствует единичное значение, на Входе 19 управления режимами работы устройства присутствует кодй„„ „-1-Q =

= 111-010 =101. Этот код записывается в счетчик 45 адреса входных данных, на входе 16 управления режимами работы установлен код Q = 010, на вход. де 18 присутствует единичный потенциал, который является признаком вычисления скользящего спектра.

1027733 8! ных для выполнения первой итерации ал- ; Код 00 на управляющих входах мульти" горитма, на выходах мультиплексоров плексора 3 разрешает прохождение дан23.1-23.3 имеем код 100. На управляю- ных с выхода арифметического блока 7 щих входах мультиплексора 35 присут- . на вход блока 5 памяти. Следователь но, состояние управляющих входов мультиплексоров, соединенных с блоком памяти, в котором идет формирование следующего массива, является безразличным. Таким образом, в исходном со:ствует код 00, так как на входы элементов И 29 и 30 поступает нулевой потенциал с прямого выхода триггера 28 переключения блоков памяти.

Пусть код .00 на управляющих входах мультиплексоров 35 и 36 разрешает про

10 стоянии выполнился первый такт перваго шага работы устройства.

Во втором такте nepeot-o шага с приходом первого тактового импульса код

100 на выходе мультиплексоров 23;11 23.3 запишется в регистр 22, а счет- хождение кода с выхода мультиплексора 23.1-23.3 на адресный вход блока 4 памяти или блока 5 памяти соответственно. На адресных входах. блока 4 памяти присутствует.код 100. На входах элемента И 31 .присутствуют единичные чик 21 тактовых импульсов изменит значения, поступающие с выхода инвер- свое состояние íà 0001. Код на выходе

:тора 41 и инверсного выхода тригге- мультиплексоров 23.1-23.3 изменит свое ра 28. Единичное значение с выхода значение на 000. Состояние управляюэлемента И 31, пройдя через эле- 2(щих входов мультиплексоров 35 и 36 и мент ИЛИ 43, поступает на управляю- управляющего входа блока 4 памяти не щий вход блока 4 памяти. Пусть единич изменяется и из блока 4 памяти выполное значение на управляющем входе,бло няется считывание операнда à ((}) по о ков памяти разрешает считывание ин- адресу 000. На выходе блока 4 памяти формации из блоков памяти. Считаем, присутствует операнд а о (+} и в что в блок 4 памяти по последователь- арифметическом блоке 7 выполняется ным адресам записаны данные массива умножение à (+} на и и °

Мо (8}, тогда в- блоке 5 памяти формио руется массив И (М, Таким образом, На выходе вычитателя 37 в этом так-.. на выходе блока 4 памяти присутствует те образуется код 010, а на выходе его . операнд а (+} . На управляющем входе знакового разряда единичное значение, S ЗО о мультиплексора 6 присутствует значе- . которое является признаком положи. ние "1". Пусть единичное. значение на тельной разности адреса 100 оперануправляющем входе мультиплексора 6 да а (4} и кода 010 Q, . Это

5 разрешает прохождейие информации с вы единйчное значение, поступая на вход хода блока 4 памяти на вход арифме- 35 элемента И 29, не изменит состояния .тического блока 7., а нулевое значе- его выходов, а поступая на вход эление разрешает прохождение информации мента И 32 изменит состояние его выс выхода блока 5 памяти иа вход ариф- хода на единичное, так как в это же метического блока 7, На один иэ вхо- время на входе элемента И 32 присут дов элементов И 32 и 33 поступает 40ствует единичное значение с выхода нулевой потенциал с выходов элементов элемента ИСКЛОЧАЮЩЕБ ИЛИ 39 и инверИ 39 и 40 соответственно, тогда на вы. тора 42- Состояние выхода элемен» ходе элементов И 32 и 33 присутствует та И 33 Hå изменяется, Таким образом, код 00, он же поступает на управляю- на управляющих входах мультиплексо" щие входы мультиплексора 36, разрешая 4- ров 36 и 3 присутствует код 10, а на .. прохождение кода .100 с выхода мульти" управляющем входе блока 5 памятиплексоров 23.1-23.3 на адресный вход нулевое значение. Код 10 разрешает . блока 5 памяти, на выходах элемен- прохождение кода 010 с выхода вычята" та ИЛИ 43 присутствует нулевые значе-. теля 37 через мультиплексор 36 на адния, с выхода элемента ИЛИ 43 единич- 50 ресный вход блока 5 памяти и операнда ный потенциал поступает на управляю- а (4 ) с выхода блока 4 памяти через

0 щий вход блока 5 памяти, разрешая мультиплексор 3 на вход блока 5 памя" считывание данных из блока 5 памяти. ти, а нулевое значение íà «чправляюДанные, считанные из блока 5 памяти, щем входе блока 5 памяти разрешает за- . не попадают на вход арифметического пись операнда а (4 ) по адресу 010 в блока 7, так как на управляющем входе :блок 5 памяти. йа этом второй такт мультиплексора 6 присутствует единич- .первого вага заканчивается. ное значение, разрешающее прохожде- В третьем такте первого шага с приние информации из блока 4 памяти. ходом второго тактового импульса код

1027

9

:000 на входе мультиплексоров 23.1?3.3 запишется в регистр 22, а счетчик 21 тактовых импульсов изменит свое состояние на 0010, Код на выходе . мультиплексоров 23.1-23,3 изменит свое значение на 100. Состояние уп" равляющих входов мультиплексоров 35, 2 и 6 не изменится, а управляющего входа блока 4 памяти изменится на нулевое за счет присутствия единич- 10 ных значений на входах элемента И 31.

Нулевое значение на управляющем входе блока 4 памяти разрешает запись операндов. На выходе блока 4 памяти в этом такте имеем операнд а (О), а на выходе арифметического блока 7 рез„льтат а (4 ) вычитания операнда а (О ) и операнда а (4)М" "„, Следовательно, операнд а. (4 ) запишется в блок 4 памяти по адресу 100.

На выходе вычитателя 37 в этом такте знаковый разряд имеет нулевое значение, которое является признаком отрицательной разности адреса 000 операнда а (О ) и кода 010 Я . Это 25 о нулевое значение, поступая на вход элемента И 29, не изменит состояния его выходов, а поступая на вход элемента И 32 изменит состояние его выхода на нулевое. Состояние выхода элемента И 33 не изменяется. Таким образом, на управляющих входах мультиплексоров 36 и 3 присутствует код 00, а на управляющем входе блока 5 памяти — единичное значение, которое не разрешает запись в блок 5 памяти onepa qa ао(0 ). На этом третий такт работы устройства заканчивается.

В четвертом такте первого шага с приходом третьего тактового импульса код 100 на выходе мультиплексоров ?3.1-23.3 заносится в регистр 22, а счетчик 21 тактовых импульсов изменит свое состояние на 0011. Код на выходе мультиплексоров 23.1-23.3

45 изменит свое значение на 000. Состояние управляющих входов мультиплексоров 35, 2 и 6 и управляющего блока 4 памяти не изменится:. На выходе арифметического блока 7 в этом такте получаем результат суммирования а„(0 ) опервнда а (0) и а (4)% ".. Операнд а.(О ) запишется в блок 4 памяти по

l адресу 000. Четвертый такт каждого шага отведен для записи в блок памяти входного данного. Если входное дан-55 ное а + (0 ) поступило на вход устройо ства до четвертого такта, то первый синхроимпульс (ГИ ) с шины 17 изменит

733

10 состояние счетчика 45 на 110, а состояние триггера 27 первым СИ изменяется на единичное. В этом случае на управляющих входах мультиплексоров 36 и 3 присутствует код 01, который получается за счет всех единиц на входе элемента И 33 и нулевого значения на входе элемента И 32. Код знакового разряда вычитателя 37 на формирование управляющих сигналов мультиплексоров 36 .и 3 в четвертом такте не влияет. На управляющем входе блока 5 памяти присутствует значение.

Код О>. разрешает прохождение через мультиплексор 36 адреса входного данного, сформированного на счетчике 45, а через мультиплексор 3 самого данного на вход блока 5 памяти. Если входное данное не поступило, то выполняется холостой такт считывания из блока 5 памяти.

На этом четвертый такт и первый шаг работы устройства заканчивается.

Последующие три шага работы устройства аналогичны первому. После выполнения четвертого шага счетчик 21 тактовых импульсов приходит в исходное состояние 0000, а сигнал переноса с его выхода изменяет состояние счетчика 24 итераций на 01. Это состояние, поступая на управляющие входы мультиплексоров 23,1-23.3, изменяет законы формирования адресов записи и считывания для выполнения второй итерации алгоритма (последовательность формирования адресов видна из графа алгоритма на Фиг. ?. ), а также, поступая на стробируемый дешифратор 25 первой итерации, изменяет состояние его выхода на нулевое, тем самым запрещая формирование на элементах И 3?, 33 кода 10, который обеспечивает запись в блок 5 памяти данных с выхода блока 4 памяти.

Выполнение третьей итерации алгоритма аналогично.

Когда заканчивается выполнение алгоритма быстрого преобразования фурье, сигнал .с выхода переполнения счетчика 24 итераций поступает на вход элемента И 26.

Если все входные данные, участвующие в Формировании массива И "(8 ), 5+1

О поступили на вход устройства, то счетчик 45 находится в состоянии 111. .Это состояние, поступая на элемент

,И-НЕ 46, изменяет состояние его выхода на нулевое, которое в свою очередь

-11 1 0277 изменяет состояние триггера 27 на нулевое. Единичное значение инверсного выхода триггера 27 поступает на

: вход элемента И 26, а нулевое значение с прямого выхода триггера 27 поступает на вход элементов И 33, запрещая формирование управляющего кода для записи входных данных в блок памяти. Если окончено выполнение алгоритма и формирование массива И (W)iO то сигнал с выхода элемента И 26 изменяет состояние триггера 28 переключения блоков памяти на противоположное, тем самым подключая блок 5 памяти для вычисления алгоритма, а блок 4 5 памяти для формирования массива Н (N). о

Работа устройства повторяется аналогично описанной выше.

33 12

Если требуется вычислить циклический спектр массивов, то состояние входа 18, управляющего режимами работы, изменяется на нулевое, запрещая формирование на выходе деиифратора 25 единичного значенив, а следовательно, и управляющих кодов для записи данных массива М (8 ) при формировании массива Ф 1(8). о

На входе 1 при вычислении циклического спектра присутствует код .

111.

Из приведеннэго примера видно, что изменяя состояния внодоВ уйрае,ляющих режимами работы, можно вычислить скользящий с произвольным 1 и мгновенный спектры сигнала.

1027733 о а, (В

uq(<) а (я) gS (g) а (Я) uz (8) à (O) ug(l) Ь,®

4 о ®

sr (Ю) а (7) tf(д)

Ю р9) м, (6) м, й) ej(tJ а(0) а (о) а (о),а (к) 027733

8НИИПИ Заказ 4742/54 Тираж 70б Подписное ю

Филиал ППП "Патент", r, Ужгород, ул. Проектная, 4