Анализатор спектра

 

СОЮЗ СО9ЕТСНИХ

РИММУ

РЕСПУБЛИК. as ац зарю 6 06 F 1 /332 р т- -- .лклаа

Г

)

00ИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ, ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3234252/18-24

{22) 12.12.80 (46) 15.07.83. Бюл. 11 26

{72) В.В.Губарев, В.Г.Кан и Ш.У.Фурман (71) Новосибирский электротехнический институт .(53) 681.323(088.8) (56) 1. Авторское свидетельство СССР 11 411384, кл. G 01 R 23/00, 1971.

2. Ефанов В.И. и др. Структура .многофункционального процессора на основе алгоритма быстрого преоб-. разования Фурье. - "Автометрия", 1973, И 3, с. 3-10 (прототип). . (54) (57) 1. АНАЛИЗАТОР СПЕКТРА, содержащий блок конечного дискретного преобразования Фурье, информационный вход которого является входом анализатора спектра, блок обработки и синхронизатор, вход которого под" ключен ко входам синхронизации блоков конечного дискретного преобразования Фурье и обработки, а т л ич а ю шийся тем, что, с целью улучшения частотной разрешающей способности, в анализатор введены многокаскадноеэапоминающее устрой-. ство, коммутатор, счетчик, сумматор, одноячеечный блок памяти,:блок переключения и блок задания разрешения, первый выход которого соединвн с первым входом счетчика, второй вы. ход подключен к управляющему входу

:переключателя и ко входу синхронизатора, выход которого подключен ко; входам синхронизации переключателя, . счетчика, коммутатора, сумматора, многокаскадного запоминающего устройства, одноячеечного блока памяти, информационный вход которого подключен к выходу сумматора, пер" вый вход которого соединен с выходом коммутатора, а второй - с выходом одноячеечного блока памяти, объединенным с первым входом переключателя, выход которого. соединен со входом блока обработки, выход блока конечного дискретного преобразования Фурье подключен ко второму входу переключателя и ко входу многокаскадного запоминающего устройства, выходы которого подключены к соответствующим входам. коммутатора, управляощий вход которого объединен со вторым входом синхронизатора и подключен к выходу счетчика.

2. Анализатор спектра по. и. 1, ° а о т л и ч а ю щ и " с. я тем, что,. еФ . блок задания разрешения содержит счетчик, компаратор, два блока па- . мяти, два регистра, выходы которых подклювеиы ко входам соответству- ющих блоков памяти, вход счетчика объединен. с первым входом компарато ра и является входом блока, первым выходом которого является выход первого блока памяти, выход счетчика соединен со .вторым входом компара" тора, третий вход которого подключен к выходу второго блока памяти, выход компаратора соединен с управляющими . входами блоков памяти и является вторым выходом блока задания разрешения.

I 10

Изобретение относится к измерительной и вычислительной технике и может быть использовано для спектральной обработки детерминированных и случайных сигналов, для построения анализаторов спектра, многофункциональных преобразователей быстрого преобразования Фурье и других устройств, основанных на использовании конечного дискретного преобразовате" ля Фурье.

Известно аналоговое устройство для спектрального анализа сигналов, в котором относительно легко может быть осуществлена регулировка длины участка сигнала, по которому находится спектр, и, следовательно, частотного разрешения при сохранении. дйапаэона анализируемых частот f lj.

Однако известному устройству при. сущи широко известные недостатки аналоговых устройств, в частности в них сложно (дорого) получить большое число одновременно анализируемых частотных компонентов из требуемого частотного диапазона.

Прототипом изобретения является анализатор спектра, содержащий процессор конечного дискретного преобразования Фурье (КДПФ), информа .ционный вход которого является входом анализатора, блок обработки и вывода коэффициентов преобразования

Фурье, выход которого является выходом анализатора и синхронизатор (устройство управления), выход которого подключен к управляющим входам процессора и блока обработки (2)

Недостатком прототипа является сложность регулирования длины анализируемого участка сигнала и частотного разрешения при сохранении количества точек спектра в заданном частотном диапазоне на требуемом уровне (эаданной сетки частот}, значительное увеличение Объема,оборудования при увеличении длины анализируемого участка и, следовательно, повышении разрешающей способности, Анализатор-прототип, так же как любое известное устройство, реализующее КДПФ, позволяет определить Й равноотстоящих через ьИ (т.е. эквидистантных) точек ДПФ х(каем, k 0, 1,..., N-1=0,N-1 по и эквидистан тным, равноотстоящим через dt значениям отсчетов x(idt), i-=io i +N-1 анализируемого сигнала x(t), т.е. реализует формулу

29182

jo H-1

X. (Êàè))= 2:, Х(%М)Ю„1к, (4)

1 = (о и =Ехр -j Я, = ГД; (у

g(g = fF/ь- ; (5) с последующим преобразованием полученных коэффициентов х (kAN) для

10 нахождения по ним игкомых спектральных и корреляционных характеристик, сверток и т.д., например спектраль ных плотностей мощности

5 (ХьЖ) = —.((хех(кхъ)1(Зх х(Кьв)) ) (1-) и т.о. Здесь Кех(1сл(и) и 1„„x(k )

20 действительная и мнимая части х(ко)

Т = (ip< N) 64- < p М= И ь.Л (6 ) длина участка сигнала х(й), по Ко торому определяется спектр. Важно

25 отметить, что для прототипа не важно, как реализуется формула (1): на основе алгоритма быстрого преобразования Фурье (БПФ), классического

ДПФ, в виде матрицы весовых коэфз0 фициентов и т.п. Важно лишь, чтобы была обеспечена связь (3),измене", ние i от i > до iz+N-1. П ри этом также не важйо, будет ли переменная k меняться в пределах от О.до й- 1 з . или в любом другом подмножестве множества .чисел сегмента $0,N-l).

Указанному анализатору-прототипу, так же как и укаэанный устройствам, свойственен недостаток, связанный

4p с жесткО фиксирОВамнОй (числом М и шагом д,й} длиной анализируемого участка сигнала и, следовательно, частотным разрешением, невозможностью управления ими при сохранении заданной сетки анализируемых частот, т.е. количества точек и их расположения а заданном частотном диапазоне. С другой стороны, во многих задачах, в частности при исследовании нестационарных сигналов, необходимо регулировать длину участка сигнала, по которому анализируется спектр (анализируемого участка) и/или частотное разрешение, увеличивая длину, начиная с некоторого значения.. Причем желательно, чтобы во-первых, изменение длины участка (частотного разрешения) можно было осуществлять оперативно, без по1029182 вторного просчета спектра, сразу же после просчета спектра по очередному участку, до просчета-по следующему участку. Во-вторых, желательно обеспечить последовательное. увеличение длины анализируемого участка (улучшение частотного разрешения) с тем,. чтобы можно было проследить эа характером изменения анализируемого спектра.

Цель изобретения - обеспечение воэможности оперативного последовательного увеличения длины анализируемого участка сигнала и, следователь. но,. улучшение частотной разрешающей способности для.выбранных узлов частотной сетки при сохранении всей частотной сетки.

Поставленная цель достигается тем, что в анализатор спектра, содержащий блок конечного дискретного преобразования Фурье, информационный вход которого является входом анализатора спектра, блок обработки и синхронизатор, вход которого подключен Ко входам синхронизации блоков конечного дискретного преобразования Фурье и обработки, введены многокаскадное запоминающее устройство, коммутатор, счетчик, сумматор, одноячеечный блок памяти, блок переключения и блок задания раэреше" ния, первый выход которого соединен с первым входом счетчика, второй выход подключен к управляющему входу переключателя и ко входу синхронизатора, выход которого подключен ко входам синхронизации переключателя, счетчика, коммутатора, сумматора, многокаскадного запоминающего устройства, одноячеечного блока памяти, информационный вход которого подключен к выходу сумматора, первый вход которого соединен с выходом коммутатора, а второй - с выходом одноячеечного блока памяти, объединен-. ным с первым входом переключателя, выход которого соединен со входом блока обработки, выход блока конечного дискретного преобразования Фурье подключен ко второму входу переключателя и ко входу многокаскадного запоминающего устройства, выходы которого подключены к соответствующим входам коммутатора, управляющий вход которого объединен со .BTopblM входом синхронизатора и подключен к выходу счетчика.

Блок. задания разрешения содержит .счетчик, компаратор, два блока памяти, два регистра, выходы которых подключены ко входам соответствующих блоков памяти, вход счетчика объединен с первым входом"компаратора и является входом блока, первым выходом которого является выход nepsoro блока памяти, выход счетчика

10 соединен со вторым входом компаратора, третий вход которого подключен к выходу второго блока памяти, выход компаратора соединен с управляющими входами блоков .памяти и является вторым выходом блока задания разрешения.

На фиг. 1 изображена структурная схема анализатора; на -фиг. 2 — структурная- смена блока задания разрешения; на фиг. 3 - схема переключателя;; на фиг. 4 - схема коммутатора для случая, когда используется двоичная арибметика.

Устройство (фиг. 1) содержит блок конечного дискретного преобра25 зования фурье (процессор) 1, блок переключения на два положения 2, блок обработки 3 (коэффициентов пре-. образования Фурье и вывода результатов), многокаскадное запоминаюзо щее устройство {ИЗУ) 4, счетчик 5 с переменным коэффициентом пере- . счета, коммутатор б, блок 7 задания разрешения (63P), синхронизатор 8, сумматор 9 и одноячеечный

35 блок памяти 10, при этом информационный блок процессора. l является входом анализатора, выход про" цессора подключен к одному информационному входу 11 переключателя 2 и к информационному входу первого каскада 41 устройства 4, выходы 12 ., 12<-12 последовательно соединенных.. каскадов 41, 4 -4 которого через коммутатор 6 подключены к одному ин.

45 формационному входу 13 сумматора 9, выход которого подключен к информационному входу блока 10, подключенного своим выходом к другому информационному входу сумматора 9, соединенному с другим информационным вхо5 дом 14 блока 2, выход,15 которого подключен к информационному входу блока обработки 3, управляющий вход

16 коммутатора 6 соединен с одним из входов синхронизатора 8 и подключен к выходу счетчика 5, управляю. щий вход которого подключен к инфор. мационному выходу 17 блока 7, уп; авляющий выход 18 которого подкл

1О

5 102 чен к управляющему входу переключателя 2 и к другому входу.18 синхронизатора 8, выход которого 19 подключен к счетному входу счетчика 5. и к синхронизирующмм входам всех других элементов анализатора.

Блок задания разрешения .(фиг. 2) содержит счетчик 20., блок выработки кода разрешения в виде регистра . 21, блок памяти.22 для запоминания кода разрешения„ блок выработки раз решаемых частот в виде регистра 23, t.å. блок выработки номеров узлов частотной сетки, подлежащих лучшему разрешению, блок памяти 24 для запоминания (номеров) разрешаемых частот и компаратор 25, при этом вход счетчика соединен с синхронизирующим входом компаратора 25 и являет-. ся синхронизирующим входом блока 7, подключенным к выходу 19 синхронизатора 8, выход счетчика подключен . к одному информационному входу ком паратора 25, другой информационный вход которого подключен к выходу блока 24, подключенного своим информационным входом к выходу регистра 23, а выход компаратора 25 является управляющим выходом 18 блока 7 и подключен к синхронизирующим входам блоков 24 и 22,. вход которого подключен к выходу регистра 21, а выход является информационным выходом 17 блока 7.

В случае, если в анализаторе используется двоичная система счисле" ния (двоичная арифметика), блок 2 может быть выполнен по схеме (фиг.3), содержащей две группы элементов И 26 и 27, группу элементов ИЛИ 28 и инвертор 29, при этом информационные входы 11,, 11 " 11 5элементов И пер" вой группы 26 (c -разрядный вход 11) подключены к 5 выходам S разрядного выхода процессора 1, а 5 информацйонйых входов 14,, 14<- 14 q входа

14 элементов И второй группы 27 подключены к 5-разрядному выходу сумматора 9, управляющие входы первой группы элементов И 26 объединены и подключены к выходу инвертора 29, вход которого является управляющим входом блока 2 и подключен к выходу

18 блока 7, а также к управляющим входам второй группы элементов И 27, синхронизирующие входы всех элементов И объединены в сийхронизирующиВ вход блока 2 и подклвчены к выходу.

l9 синхронизатора 8, а выходы i-ax

9182 б (i 0 1 2-.ь-l) элементов И первой и второй группы 26 и 27 подключены к двум входам двухвходового элемента

ИЛИ 28 группы элементов ИЛИ 28, выход котарого является выходом 15 1-oro разряда 5 --разрядного выхода 15 блока

2 и подключается к входу i-oro разряда блока обработки 3.

Коммутатор 6 (фиг. 4) содержит

r ""разрядный дешифратор 30, где r . определяется из условия 2г> п-l, а и число каскадов запоминающего устройства 4, матрицу 31 из 5-и элементов И, и группу из 5:и-входовых элементов ИЛИ 32, при этом r-разрядный вход дешифратора является управляющим входом 16 коммутатора 6, выходы дешифратора подкпючены к одним управляющим входам элементов И 31, 20 сгруппированным по 5 элементов И на один i-ый (i=0, 1"и--1) выход дешифратора .30, информационные входы 12 -12, элементов И образуют информационные входы 12<, 12 - 12 „ коммутатора 6 и

25 для i-ой групйы элементов И 31 подключенй к 0,1-(4"1) -ому разрядам (i+1) -ого каскада 4 +< запоминающего устройства 4 соответственно, синхронизирующие входы всех элементов

3Q И 31 объединены и образуют синхронизирующий вход коммутатора 6, подключенный к выходу 19 синхронизатора 8, а выходы элементов И объединены в группы по номеру разряда ко. дов с выхода ЗУ 4 и через элементы

ИЛИ 32 подключаются к соответствую. щему разряду 0,1-В- 1 8-разрядного информационного входа .13 сумматора 9.

Иногокаскадное запоминающее устройство (ИЗУ) 4 может быть. выполне" но, например, по типу сдвигающего регистра как внутри каскада, так и

weepy каскадами. Каждый каскад позволяет хранить Р коэффициентов .

45 преобразования Фурье (КПФ:), поступающих с выхода процессора 1, где

Р определяется числом частот спект ра (номеров узлов частотной сетки), для которых необходимо иметь пере50 менное частотное разрешение.

В зависимости от того, сколько раз требуется менять частотное раз-. решение для выбранных узлов частот55 ной сетки - один или несколько, каскады МЗУ 4 и режим перезаписи из каскада в каскад будут при этом

; разными.

:7 10

Если разрешение требуется менять один раз на каждые N вычисленных коэффициентов преобразования Фурье (КПФ, то каскады ИЗУ 4 выполняются без перезаписи и на каждый синхронизирующий сигнал, поступающий на синхронизирующий вход ИЗУ. 4 с выхода .19 синхронизатора 8, в каскаде происходит сдвиг содержимого на одну ячейку влево, запись в последнюю P-.ую ячейку nepsoro каскада 4 текущего КПФ из блока 1, перезапись .: содержимого первой ячейки 1 -ого. каскада 4q в последнюю ячейку каска. да 4(„< и потеря содержимого первой ячейки последнего каскада 4 ИЗУ 4.Если разрешение требуется менять несколько раз на одйо текущее вычис" ление й, то каскады ИЗУ 4 строятся с обратной связью, позволяющей. содер. жимому ячеек каскада циркулировать в каскаде столько раз, сколько-раз необходимо изменять разрешение. При. этом на выходе последней Р-ой ячейки каскада. всегда должно быть значе- . ние КПФ, соответствующие ближайшему в текущем счете узлу частотной сетки, подлежащему переменному частот ному разрешению. Перезапись из.каска" да в каскад во. время циркуляции не производится, Перезапись из каскадов в каскад осуществляется по окончании цирку.ляции сразу во всех ячейках, либо: во время последней циркуляции последовательно со сдвигом из ячейки в ячейку.

8 качестве второго, по ряду. ас- пектов более предпочтительного, варианта можно-предложить реализовать

МЗУ 4 вместе с коммутатором 6 в ви= де запоминающего. устройства со. страничной организацией памяти. В этом случае путем должной организации .режима записи и считывания можно получить переменные значения P и и, некоторые дополнительные возможности по улучшению частотного разрешения, точности и т д, Одноячеечный блок памяти 10 аналогичен одной ячейке любого каскада, ИЗУ 4 и так we, как ячейка любого каскада ИЗУ 4, позволяет хранить -разрядные двоичные числа. В каче- . стве блока 10 может быть исгользован, например, регистр, При этом предполагается в сумматоре 9 осу.ществлять округление результатов до 5 разрядов. Если же округление

29182 8 не производится (что позволяет повы" сить точность результатов спектраль" ного анализа), то разрядность блока

l0, входа 14 и выхода 15 блока 2, а

5 также разрядность блока обработки

3 должны быть увеличены, На конструкции, схеме анализатора и принципе его работы это не сказывается и эффекты округления (или неокругле® ния) в сумматоре 9 в дальнейшем не учитываются.

Блок 1 конечного дискретного преобразования Фурье и блок 3 обработки повторяют аналогичные блоки, опи1S санные для прототипа.

Счетчик с переменным коэффициентом 5 предназначен для суммирования единичных сигналов, поступающих на его счетный вход с выхода 10

20 синхронизатора 8, до значения о.*

1,2-п, поступающего íà его управля. ющий вход с выхода 17 блока 7 Й определяющего длину анализируемого участка сигнала, частотное разреше25 ние и положение коммутатора 6. Он может быть выполнен любым из известных.в вычислительной технике методов, позволяющих работать в прямом коде. Например, он может быть за выполнен в виде обычного суммирующего двоичного счетчика, счетный счет которого является счетным входом, а выход - выходом счетчика с переменным коэфициентом пересчета

5, и схемы сравнения кодов, один (регистровый) вход которой является управляющим входом счетчика 5, второй подключен к выходу двоичного счетчика, а выход подключен к.шине

О обнуления двоичного счетчика, Блок памяти 24 предназначен для хранения Р номеров, выбранных для улучшения разрешения узлов частотной сетки (разрешаемых частот),.

Компаратор 25 - это обычная схема сравнения кодов с синхронизирующим выходом (с элементом И на выходе, на один вход которой подается сиГнал с выхода собственно cxew сравнения, а на второй - сйгнал синхронизации) .

Счетчик 20 - это обычный двоич:ный счетчик, позволяющий считать.от

,.0 до Н-1, где "М вЂ” количество узлов частотной сетки, т.е. количество вычисляемых с помощью процессора 1 .коэффициентов преобразования фурье.

Регистры 21 и 23 представляют собой устройства выработки и ввода в.

1029182 10

БЗКР 22 и в БЗРЧ 2 л r "ðàçðÿäíûõ дво КДПФ сигнала протяже ичных чисел для БВКР 21 и t-разряд- взятыми в узлах с н ных двоичных чисел для БВРЧ 23, где стотной сетки О,КЮ, r и М -вь1бираются как минимальные что эквивалентно уэл числа, удовлетворяющие условиям 5 сетки ОаМУ(М-1) фЮ М

2 оп-l, ? > М-1. Например, эти блоки при том же дй. могут быть выполнены на кнопочных Поскольку частотн переключателях, на устройствах вво- ределяется длиной qN да с перфолент, перфокарт. мени, на котором осу

Анализатор спектра (фиг. 1) ра- to то изменяя с, можно ботает следующим образом. длину анализируемого управление частотным разрешением ла x(t) и частотное обеспечивается за счет синхронного фициентов КДПФ при с накопления q (q=l, 2-(и+1) коэффици- изменения частотной ентов преобразования Фурье (КПФ), най.>5 (М-l )AM денных по М эквидистантным отсчетам: Именно на этом и участков исследуемого сигнала x(t)„ ние длиной анализиру состыкованных друг с другом, когда следовательно, часто

О, может принимать любое наперед за- в предлагаемом анали данное значение 1.-2-(n+1) . 20 В большом числе и

В результате такого синхронного необходимости иметь накопления получаются коэффициенты решение (или длину а

Фурье участка) для всех у л л (Кда)=7 Х (КЬ(Ю, К =О,М-4 (7)

Ъ с =о

ЗдесьХ ®Щесть коэффициенты М-точечного конечного дискретного преобразования Фурье (КДПФ), полученных по

М эквидистантным отсчетам сигнала

x(t) по формуле

М Л х (,кда}=.x. g+ (jgg) < =0

Х (М)=X (51+(щ-(-л) j t); (ц Ю ) . И. „= ах - > а ) 1 3 =Л -1, а(6= д, где m >q - число, определяющее временной момент вММ отбора послед" него отсчета сигнала x(t) при нахождении текущего (q=0) N-точечного

КДПФ х (k ); k G,N "1; д1 - шаг дискретизации по времени, Подставляя (8) в (7) и.меняя местами операции суммирования с заменой i на 1л =i+(m-g-1)М с учетом равенств дц)=с дщ; к» Щ, К =КС%М63 ™к«™ФМ™и=4i если а - целое число, получаем а лил „(K )

Ч КдЕ)=. Х(1д+)Ю " (

j =(v-y) и %м

Из выражения (10) видно, что зна., чения И (1сда), определяемые согласно выражению (7) для каждого значения 10, 1, 2-(М -1) совпадают с. коэф. фициентами l;l (k>de) qN-точечного нностью qNht, омерами kq ча-, 2de, (qN-1)(Ди, ам частотной

-точечного КДПФ ое разрешение onht интервала вре-. ществляется КДПФ, тем самым, менять участка сигнаразрешение коэфохранении без сетки Оддс,...,. основано управлеемого участка и, тным разрешением заторе. рименений нет регулируемое разнализируемого злов частотной сетки О,Ж0,..., (N-1)Ай).

25 Достаточно выделить только P некоторых узлов частотной сетки, для ко" торых нужно получить требуемое разрешение, либо переменное значение длины анализируемого участка сигнала, ЗО отличное от всех других узлов частотной сетки. Это позволяет обеспечить получение требуемых длины и разрещения вдоль всей частотной сетки при минимальных затратах.

Именно этот вариант и положен: в основу предлагаемого анализатора.

Анализатор работает следующим об.разом.

Перед началом вычислений или по

4 ходу вычислений в блоке задания разрешения 7 вырабатываются значения номеров Кб ." тех узлов частотной сетки,для которых необходимо получить отличные от других узлов длину участка и разрешение, и значение кода (числа q) длины участка и частотного разрешения для каждого из выбранных узлов. Для этого в регистре 21 и регистре 23 вырабатываются (набираются, вводятся) Р значений чисел

q и Р номеровкв34 для выбранных узлов частотной сетки. Все Р значений чисел q u k вводятся в блок запоминания кода разрешения (БЗКР) 22 (числа q) и в блок запоминания разрешаемых частот (БЗРг) 24 (числа k), где они хранятся в течение всего периода вычислений при заданном разрешении. При этом меньшее значение

11 10 записывается в первую ячейку

БЭРГ 24, а соответствующее ему число q q в nepsye ячейку БЗКР 22, второе по значению число k< и соответствующее ему число ц записывают-, ся во вторые ячейки БЗРЧ 24 и БЗКР 22 и т.д, наибольшее значение k и соответствующее ему значение q< записываются в последние, P-ые ячейки

БЗРЧ 24 и БЗКР 22 соответственно..

Перед запуском анализатора обнуляются многокаскадное (ИЗУ) 4 и блок памяти 10, сумматор 9, счетчик

5. На выходе блока 24 находится чиспо k, а на выходе блока 22 - число q<, Коммутатор 6 включен на выход йервого каскада 4, ИЗУ 4, а блок 2 - на выход блока. 1.

Нормальный режим работы анализатора начинается после вычисления блоком 1 о-ого набора коэффициентов.

КДПФ с -момента запуска анализатора,I т.е. после выполнения М-точечного

КДПФ над отсчетами х Pq-1)Nett),..., х DqN-1)rltl

После вычисления первых N коэффициентов КДПФ по отсчетам x(0), xQt),..., x((N-1)pter по сигналу синхронизатора 8 из процессора выводится первый коэффициент хо(О) и обнуляется счетчик 20 блока 7.

Если нулевой узел частотной сетки не попадет в число выбранных узлов, т.е. k 40, то компвратор 25 выработает нулевой сигнал на блоке 18, пе реключатель 2 включен на выход блока 1 и коэффициент х (О) переписан в блок обработки 3.

По следующему,сигналу синхронизатора 8 с выхода блока 1 считывается следующий коэффициент КДПФ хО(ДШ) в . счетчик 20 добавляется единица и он установится в состояние, соответству ющее k=1. Если при этом k»41, то так же как и в предыдущем случае, коэффициент x@(6N) переписывается в. блок обработки 3.

Аналогичным образом работает анализатор для всех k вплоть до kk+ -1, а также для всех kgb, т.е. для тех коэффициентов КДПФ, которые попадают в невыбранные узлы частотной сет" ки.

Пусть теперь k k». 8 этом случаепосле очередного сигнала с выхода 19 синхронизатора 8 с выхода блока 1 считывается коэффициент x<(k„.д ф, а счетчик 20 устанавливается в состоя ние 1с», т.е. в состояние, соответ3

29182

12 ствующее k . Компаратор.25 вырабатывает единичный сигнал, так как на выходе блока 24 все еще находится зна" яение 1с.

По этому сигнапм из блока памяти. 22 в счетчик 5 с переменным коэффи" циентом пересчета переписывается число q» к адресам блоков 24 и 22 добавляется единица, переключатель 2

»О включается на выход блока 10 и единичный сигнал поступает на вход IS: синхронизатора 8. 8 результате. этого в СПКП 5 устанавливается коэффициент пересчета, равный q< . Сам же счетчик 5 при этом обнулен, т.е. .находится в состоянии ОО. На выходе блоков 24 и 22 устанавливаются значения и q>, синхронизатор 8 вырабатывает сигнаЛ записи-сдвига

ИЗУ 4, по которому коэффициент

xp(k»bing переписывается с блока 2 в последнюю Р-ую ячейку первого кас:

:када 4» МЗУЧ. По окончании перезаписи иэ синхронизатора. 8 на синхрониэирующий вход. коммутатора 6 пода ется сиГнал считывания, по которому хв(k»AM) с выхода первого каскада

4» МЗУ4 через коммутатор 6 поступа" ет на вход 13 сумматора 9..Поскольку с выхода блока 10 в этом случае подается нулевой сигнал, на выходе сумматора 9 получается значение

xy(k»aQ}) которое записывается в

ОЗУ. 10 и через переключатель 2 переписывается в блок обработки 3.

После этого синхронизатор 8 подает единичный сигнал на синхронизирупщий вход счетчика 5. Если цФ1; то счетчик.5 устанавливается в состояние ф 1, в результате чего коммутатор 6 подключает вход 13 сумматора 9 к выходу второго каскада

4» ИЗУ4. Поскольку с выхода этого каскада поступает нулевой сигнал, 45 а выхода блока памяти 10 х©(»4N) на выходе сумматора 9 получается результат хо(Qge) у который записывается в блок 10 и переписывается

: в. блок обработки 3. Так продолжается до тех пор, пока на счетный вход счетчика 5 с выхода синхронизатора 8 не поступит очередной (с начала считывания коэффициентах (1с ф3) с выхода процессора) ф -ый сйгнал, по которому счетчик 5 уста :навливается в нулевое состоянием О, коммутатор 6 подключается к выходу первого каскада 4 ИЗУ4 и нулевой сигнал счетчика 5 поступает на вход

l4

29182 у ку возрастания номеров выбранного

| узла частотной сетки.

Перед началом вывода иэ блока 1 очередных коэффициентов х >! khan), 5 КО, М-1 анализатор устанавливается в исходное состояние, в котором обнулены счетчик 5, блок памяти 10, сумматор 9 (если он накапливающий, а не комбинационный). На выходе

10 блока памяти 24 находится число k а на выходе блока 22 - число q, 1 соответствующие наименьшему номеру узла частотной сетки. Коммутатор б включен на выход первого каскада 4

15 ИЗУ4.

Вывод коэффициентов хо(МЭ), k 0,N-1, из блока l начийается по единичному сигналу синхронизатора 8. По этому сигналу обнуляется счетчик

25

13, 10

",6 синхронизатора 8. Ilo этому сигнал синхронизатор 8 вырабатывает очередной сигнал считывания очередного коэффициента хО((+ 1)ЛФ) с выхода блока 1.

Аналогично работает анализатор после считывания из процессора коэффициента xo(kgb®) ° соответствующего следующему выбранному узлу частотной сетки, При этом после перезаписи из блока памяти 22 счетчика, на выходе блока памяти 24 и 22 устанавливаются значения k+q>, в процессе записи-сдвига в ИЗУ4 хо(д(9) записывается в последнюю ячейку пер" вого каскада 44 ИЗУ4„ а коэффициент x>(k

По окончании каждого суммирования в блок обработки 2 из блока 10 переписываются очередные значения,,в данном случае х0(1с,ф4 .

После Р"oro выбранного коэффициента xo(kp(b) на выходе БЗР 24 и

БЗКР 22 устанавливаются значения коэффициент x<(k Au)) находится в первой ячейке, а коэффици- . ент х (МРАК) - в последней ячейке первого каскада 4 ИЗУ4.

После считывания с блока l последнего коэффициента, например хо((й1)МЮ), и перезаписи его. в блок обработки 2, анализатор готов к выво" ду (или к вычислению, а потом и к выводу)- следующих N коэффициентов КДПФ, найденных по очередным N текущим отсчетам сигнала x(t) .

Работа анализатора при этом аналогична описанной.

Рассмотрим поэтому нормальный режим, когда число m участков x(t), по которым находятся коэффициенты .КДПФ, не меньше max q„, kgb.

Пусть, например, m > и . В этом случае перед выводом очередных Й коэФФициентов КДПФ х„{kbOJ), k=p; и "1, полученных по отсчетам x((m-1)ЙМ), x((m-1)N+1)gt),...,x(CmN-13м) сигнала x(t), в первом каскаде 4 ИЗУ4 хранятся предыдущие коэффициенты х "(kh4, МХ, во втором каскаде

4.2-х,,(Ме); k СХ, в последнем и-ом каскаде 4>"x„{khte), k6X При этом в Р-ой ячейке (P=l,2,...,P) (q+1-oro каскада 4, (q 0, 1,..., n-1) ИЗУ4 хранится коэффициент х {kl,Ü4.

«%+ Р

Здесь, как и ранее, X -множество номеров выбранных узлов в частот.ной сетке, 3(Р-номер Р-oro по поряд.

20 БЗР 7 и из процессора выводится первый коэффициент х (0) .

Если k„4O, то компаратор 25 выработает нулевой сигнал на управляющем выходе 18 блока 7. В результате этого переключатель 2 включен на выход блока 1 и по сигналу синхрони» затора 8, поступающему на синхронизирующие входы переключателя 2 и блока. обработки 3, коэффициент.хо(0} перепи-. сывается в блок обработки 3.

По следующему сигналу синхрониза- . тора 8 с выхода блока .. 1 преобразователя фурье считывается следующий коэффициент КДПФ хо{h(9), в счетчик 20 добавляется "единица и он устанавливается в,состояние k<=1 (в состояние, соответствующее k=-l).

Если при этом (41, то также как и ,0 в предыдушем случае, коэффициент .. xo(b@) переписывается в блок обработки 3, в котором над введенными коэффициентами осуществляются преобразования, определяемые типом ис4 комой спектральной характеристики.

Аналогично анализатор работает для всех 4 еК, т.е. для тех коэффициентов КДПФ, которые попадают в выбранные узлы частотной сетки .

Пусть теперь k=k<, т.е. после очередного сигнала синхронизатора 8 счетчик 20 БЗР 7 устанавливается в состояние 1 и с выхода блока 1 считывается коэффициент хо(king@) . В этом случае компаратор 25 БЗР 7

55 вырабатывает единичный сигнал íà управляющем выходе 18 блока 7, так как на выходе блока 24 при этом все еще находится значение k<..

15 10291

Ilo этому сигналу иэ блока памяти

22 в счетчик C переэаписывается число ф», определяющее число участков по которым находится коэффици" ент КДПФ, для выбранного узла частот- 5 ной сетки с номером

К адресам блоков ламяти 22 и 24 добавляется единица, переключатель 2 включен (no сигналу управляющего входа) на выход ОЗУ 10 и единичный сиг- >О нал поступает по, шине 18 на вход синхронизатора 8.

В результате этого в счетчике 5 установлен коэффициент пересчета, равный с, . Сам же счетчик 5 при этом 15 находйтся в нулевом состоянии g=O.

На выходе БЗР 24 и БЗКР 22 устанавливаются следующие по порядку номеров

/ Ф значения, Ч2. Синхронизатор 8 вырабатывает сигнал записи-сдвига 26 в ИЗУМ, по которому коэффициент х (k йв) переписывается иэ блока 1 в последнюю ячейку первого каскада

4 ИЗУ4, коэффициенты х »(кРИФ) для

Рж2, 3,...,P переписываются из Р-ых 25 ячеек (ц+1) -ых каскадов 4 +ИЗУ4 в (P"1)-ые ячейки, а коэффициенты

x >(k»dt s) переписываются из первой ячейки (ц+Ц -ого каскада в последнюю ячейку (q+2) îãî каскада ИЗУ4.

Коэффициент х,(k уу) при этом потерян, вытолкнут из n oro каскада.

Таким образом на выходе (q+1) -ого каскада МЗУЙ (90, 1,...,п-1) после записи сдвига в ИЗУ4 хранятся коэффи. . циенты х<„(К уи),,По окончании перезаписи из синх" ронизатора 8 на синхронизирующие входы коммутатора 6, сумматора 9 и блока

1О подается единичный сигнал, по которому xo(l

3, содержимое блока 10, т.е.х,(„ЬФ) переписывается в блок обработки 3, .

;в котором над данным коэффициентом хе(сфй) проводится необходимая обработка и вывод результата.

Затем синхронизатор 8 подает,едй" ничный сигнал на синхронизирующий .(счетный) .вход CIIKA 5. Если q 41, то СПКП 5 устанавливается в состояние 9 1, s результате чего коммута-.

82 16 тор 6 подключает :вход I3 сумматора

9 к выходу второго каскада 4 ИЗУЙ.

Поскольку в это время в ОЗУ 10 хранится результат предыдущего сум1 мирования, а именно х (дФ), то после суммирования, айалогично описанному, в ОЗУ 10 хранится, а в блок обработки переписывается сумма хр(к» ф х» { с Ив), первое слага" емое которой соответствует последним

Й отсчетам сигнала x{t), а второе слагаемое - предшествующим им и от-: . счетам.

Так продолжается работа анализа" тора вплоть до установки СПКП 5 в состояние q=q -1. 8 результате в

ОЗУ 10 в блок обработки 3 поступает значение суммы х (k„gal))+...х (3с, ЬФ) °

При этом в блок обработки поступают коэффициенты КДПФ, получаемые по последовательно увеличивающимся на

N t участкам сигнала x(t) с обратным счетом времени.

После следующего сигнала синхро" низатора 8, поступающего на счетный вход СПКП 5, счетчик 5 устанавливается в нулевое состояние g0, ком" мутатор 6 подключается вновь к выходу первого каскада 4 ИЗУЙ, и нулевой сигнал СПКП 5 поступает на вход синхронизатора 8 по шине -16. . По этому сигналу синхронизатор . 8 вырабатывает очередной сигнал считывания очередного коэффициентах ((1 Ф ЦЬСФ) с выхода процессора 1. о

Аналогично работает анализатор при других М К

Таким образом для выбранных узлов частотной сетки обеспечивается последовательное увеличение длины. участка сигнала x(t),. no которому анализируется спектр: вначале вычисляются, обрабатываются и выводятся коэффициенты КДПф, найденные по. участку (а-1) йм, (AN-1)ай 3 сигнала

x(t), затем КДПФ, найденные в тех же узлах частотной сетки, но на.участке (в-2)ИМ, (вй-1)ht, и т.д., наконец КДПф, найденные на участке (e-q) N4t, (nN-1)И), . где q .- зна" . чение, заданное для данного выбранного узла частотнои сетки.

Поскольку частотное разрешение on" ределяется длиной участка, па которому анализируется спектр сигнала, это приводит автоматически к .последовательному улучшению разрешения согласно длинам участков Nht, 2ММ, qNkt„

17 10291

Такая органиэация спектрального анализа позволяет проследить за нестационарностью сигнала, выявить наилучшее в определенном смысле соотно" шение между возможным интервалом 5 нестационарности и интервалом анализа, обеспечить требуемое частотное разрешение без повторного просчета спектра, оперативно, сразу же после вычисления очередной партии 0 из и коэффициентов КДПФ до вычисления следующей партии и коэффициен82 18 тов КДПФ. Тем самым обеспечивается достижение поставленной цели. Соглас.

I но приведенным схемам и описанию к ним, все дополнительные элементы анализатора могут быть легко реализованы на серийных элементах вычислительной техники. Для значений и, Р, определяемых неравенством пР й, затраты на дополнительные элементы анализатора, составляют ориентировочно +103 от затрат на анализаторпрототип.

1029382

1029182

Составитель И.Загорбинина

Редактор:.Т,Парфенова Техред И.Гайду

Корректор О, Билак

Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Заказ 4981/47 Тираж 796

ВНИИПИ Государственного комитета СССР по.делам изобретений и открытий

ll303$,. Иосква, Ж-35, Рауаская наб., д. 4/5