Устройство для контроля параллельных микропроцессорных интерфейсов

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАРАЛЛЕЛЫШХ МИКРОПРОЦЕССОРНЫХ ИНТЕРФЕЙСОВ , содержащее блок сравнени) первый эталонный интерфейс, блок индикации, блок управления, включаю- . щий в себя узел памяти, узел индикации , регистр управлякидах сигналов, регистр .данных, счетчик адреса, два регистра адреса, узел сравнения, злемент ИЛИ,, элемент запрета, генератор тактовых импульсов, причем первый и второй выходы генератора тактовых импульсов соединены с управляющими входами соответственно регистру управлякхшх сигналов и регистра дан1ШХ , информационные входы которых соединены с вЪкодами узла памяти адресные входы которого соединеш с выходгши счетчика адреса, входги од узла индикации и первой группой входов узла сравнения, вторая группа входов котброго соединена с выхоДами первого регистра адреса, выход узла сравнения соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом блока сравнения, третий выход генератора тактовых импульсов соединен с первым входом элемента запрета, второй выход которого соединен с выходом элемента ИЛИ, выход элемента запрета соединен со счетным входом счетчика адреса, группа информационных входов которого соединена.с выходами второго регистра адреса, четвертый выход генератс1(ра тактовых импуль- . сов соединен с первым входом блока сравнения,- отличающееся тем, что, с целью повышения быстюдейютвия, в него введены второй эталонный интерфейс, два коммутатора и блок согласования сигналов, причем первая группа выходов регистра правляющих сигналов соединена с группами управлякащх входов цервого коммутатора, первого эталонного и контролируемого интерфейсов, вторая группа выходов регистра управляющих сигналов соединена с групс S пами управляющих входов второго эталонного интерфейса и второго (Л коммутатора, первая и вторая группы входов которого соединены с первой с группой входов-вЕлходов .второго эталонного интерфейса, вторая группа входов-выходов которого соединена с первой и второй группами входов первого коммутатора и выходами регистра данных, первая и вторая группы входов блока сравнения соединень соответственно с первой и второй группами выходов первого коммутатора , первая и вторая группы входов4 выходов которого соединены с первыми ЭО группами входов-выходов первого эталонного и контролируемого интерфей:о сов соответственно, третья и четвертая группы входов блока сравнения/ соединены соответственно с первой и второй группами выходов второго коммутатора, первая и вторая группы входов-выходов которого соединены с вторыми группами входов-выходов первого эталонного и контролируемого интерфейсов соответственно, первый и второй управляющие входы и Ь0рвый и второй управляквдие выходы второго эталонного интерфейса соединены соответственно с первым и вторь выходами и первым и вторым входа

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (П) 3(5п G 06 F 11/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPHTHA (21 ) 3434556/ 18-24 (22) 04.05.82 (46 ) 07.. 09. S3. Вюл. В 33 (72) Ю.Н.Захаров, И.И.Ковбанюк, Я.A.Ñåðåäà, К.В.Ткаченко, И..К.Фролов и В.Э.Шнигер (53) 681.3(088.8) (56) 1. Авторское свидетельство

СССР 9 746524, кл. G .06 F 11/00,, 1977.

2. Авторское свидетельство СССР

В 798841, кл. G 06 F 11/00, 1978 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ПАРАЛЛЕЛЬНЫХ ИИКРОПРОЦЕССОРНЫХ ИНТЕРФЕЙСОВ, содержащее блок сравнения, первый эталонный интерфейс, блок индикации, блок управления, включаю- . щий в себя узел памяти, узел индикации, регистр управляющих сигналов, регистр .данных, счетчик адреса, два регистра адреса, узел сравнения, элемент ИЛИ,, элемент запрета, генера. тор тактовых импульсов, причем первый и второй выходы генератора тактовых импульсов соединены с управляющими входами соответственно регистра управлякщйх сигналов и регистра дан". ных, информационные входы которых соединены с восходами узла памяти адресные входы которого соединейы с выходами счетчика адреса, входами узла индикации и первой группой входов узла сравнения, вторая группа входов которого соединена с выхода ми первого регистра адреса, выход узла сравнения соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом блока сравнения, третий выход генератора тактовых импульсов соединен с первым входом элемента запрета, второй выход которого соединен с выходом элемента ИЛИ, выход элемента запрета соединен со счетным входом счетчика адреса, группа информационных входов которого соединена.с выходами второго регистра адреса, четвертый выход генератора тактовых импуль-. сов соединен с первым входом блока сравнения о т л и ч а ю щ е е с я . тем, что, с целью повышения быстродействия, в него введены второй эталонный интерфейс, два коммутатора и блок согласования сигналов, причем первая группа выходов регистра управляющих сигналов соединена с группами управляющих входов цервого коммутатора, первого эталонного и контролируемого интерфейсов, вторая группа выходов регистра управ. ляющих сигналов соединена с группами управляющих входов второго эталонного интерфейса и второго коммутатора, первая и вторая группы входов которого соединены с первой группой входов-выходов второго эталонного интерфейса, вторая группа входов-выходов которого соединена с первой и второй группами входов первого коммутатора и выходами регистра данных, первая и вторая группы входов блока сравнения соединены, соответственно с первой и второй группами выходов первого коммутатора, первая и вторая группы входоввыходов которого соединены с первыми группами входов-выходов первого эталонного и контролируемого интерфейсов соответственно, третья и четвертая группы входов блока сравнения,. соединены соответственно с первой и второй группами выходов второго коммутатора, первая и вторая группы входов-выходов которого соединены с вторыми группами входов-выходов первого эталонного и контролируемого интерфейсов соответственно, первый и второй управляющие входы и

Нррвый и второй управляющие выходы второго эталонного интерфейса соедийены соответственно с первым и вторым выходами и первым и вторым входа

1040489

Ф ми блока согласования сигналов, третий, четвертый, "чтчй и шестой вы- . ходы которого соединены соответственно с первыми и вторыми управляющими входами первого эталонного и контролируемого интерфейсов, первый управляющий выход первого эталонного интерфейса соединен с третьим входом блока согласования сигналов и первым входом блока сравнения, второй управляющий выход первого эталонного интерфейса соединен с четвертым входом блока согласоваИзобретение относится к цифровой вычислительной технике, в частности к средствам автоматизации контро" ля и поиска неисправности в устройствах с дискретным характером функ- 5 ционирования, например в параллельных микропроцессорных интерфейсах.

Известно устройство, содержащее генератор импульсов, счетчик, контролируемай и эталонный объекты, блок индикации и блок сравнения (1 ).

Недостатком данного устройства является низкая помехоустойчивость, так как сравнение информации нестробировано, отсутствие возможности 15 контроля двунаправленных шин:. и невозможность контроля объектов с временной расстановкой входных сигналов.

Наиболее близким по технической сущности к предлагаемому является устройство для автоматического конт- 2О роля больших интегральных схем, содержащее блок памяти, блок управления, блок сравнения, блок индикации, генератор тестов, блок формирования входных сигналов, два бло- 25 ка перекодировки данных, дешифратор, блок селектора адреса, эталонный и контролируемый объекты, причем выходы блока формирования входных сигналов соединены с входами дешиф- ЗО . ратора, блока селектора адреса, эталонного и контролируемого объекта, блоками перекодировки данных, выходы которых соединены с входами блока сравнения, выход которого соединен с входом блока управления, первая и вторая группы входов которого соединены соответственно с выходами дешифратора и первой группой выходов блока памяти, вторая, третья и четвертая группы выходов ко- 4О торого соединены с первыми группами входов блока индикации, генератора тестов и блока, формирования входных сигналов, вйходы блока управления соединены с блоком индика- 4 ции, блоком памяти, генератором ния сигналов и вторым входом блока сравнения, третий и четвертый входы которого соединены с первым и вторым управляющими выходами контролируемого интерфейса соответственно, выход блока сравнения соединен с входом блока индикации, установочный вход счетчика адреса и второй вход блока сравнения образуют вход пуска устройства, информацйон= ные входы узла памяти являютоя входом ввода информации устройства. тестов, . блоком селектора адреса, блоком формирования входных сигналов.

Входы-выходы блока управления соединены с входами-выходами блока сравнения (2 ).

Недостаток известного устройстваотсутствие возможности вести диалоговый обмен сигналами с эталонным и контролируемым объектами.

Схема интерфейса, например типа Intel 8255, требует подачи на

его вход дополнительного сигнала

"Подтверждение записи" (когда она работает в режиме передачи данных после того, как эта схема выдаст сйгнал

"Строб записи". Требуется вести дйалог с эталонной схемой и в режиме приема ею информации (",Строб приема"

"Подтверждение приема).

Отсутствие диаологового обмена между устройством и эталонной (контролируемой ) схемой снижает достоверность контроля при значительном снижении быстродействия и увеличении объема памяти устройства.

Так, например, возможно увеличивать время между входными воздействиями (тестами), введя дополнитель ные сигналы управления ("Подтверждение записи" в режиме передачи и

"Строб приема" в режиме приема данных), но это снизит достоверность контроля, так как проверка будет вестись не на реальных рабочих частотах, увеличится объем памяти, так как после каждого теста необходимо извлекать.иэ памяти дополнительные сигналы управления, и, как следствие, увеличится общее время контроля.

К недостаткам известного устройства следует отнести также его низкие диагностические возможности отсутствует воэможность фиксации неисправного входа (выхода ) и теста, при котором указанйая неисправность появляется.

Цель изобретения - повышение быстродествия.

1040489

Поставленная цель достигается тем, что в устройство для контроля параллельных >"нкропроцессорных интерфейсов, содержащее блок сравнеиия,. первый эталонный интерфейс, блок иидикации, блок управления, включающий 5 в себя узел памяти, узел индикации, регистр управляющих сигналов, ре-. гистр данных, счетчик адреса, два регистра адреса, узел сравнения, элемент ИЛИ, элемент запрета, гене- 10 ратор тактовых импульсов, причем первый и второй выходы генератора тактовых импульсов соединены с управляющими входами соответственно регистра управляющих сигналов и pe-.. 15 гистра данных, информационные входы которых соединены с выходами узла па. мяти, адресные входы которого соединены с выходами счетчика адреса, входами узла индикации и первой группой входов узла сравнения, вторая группа входов которого соединена с выходами первого регистра адреса, выход узла сравнения соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом блока сравнения, третий выход генератора тактовых импульсов соединен с первым входом элемента запрета, второй вход которого соединен с вы-, ходом элемента ИЛИ, выход элемента 3Q запрета соединен со счетным входом счетчика адреса, группа информаци.— онных входов которого соединена с выходами. второго регистра адреса,. четвертый выход генератора. тактовых 35 импульсов соединен с первым входом блока сравнения, введены второй эталонный интерфейс, два коммутатора и блок согласования сигналов, причем первая группа регистра управляющих сигналов соединена с группами управ- 40 ляющих входов первого коммутатора, первого эталонного и контролируемогс интерфейсов, вторая группа выходов регистра управляющих сигналов соединена с группами управляющих входов 45 второго эталонного интерфейса и второго коммутатора, первая и вторая группы входов которого соединены с первой группой входов-выходов второго эталонного интерфейса, вторая . 5p группа входов-выходов которого соединена с первой и второй группами входов первого коммутатора и выходами регистра данных, первая и вторая группы входов блока сравнения соединены соответственно с первой и второй группами выходов первого коммутатора, первая и вторая группы входов-выходов которого соединены с первыми группами входов-выходов первого эталонного и контролируемо- ®

ro интерфейсов соответственно,. тре- тья и четвертая группы входов блока сравнения соединены соответственно с первой и второй группами выходов второго коммутатора, первая и вторая 65 группы входов-выходов которого соединены с вторыми группами входоввыходов первого эталонного и контролируемого интерфейсов соответственно, первый и второй управляющие .входы и первый и второй управляющие выходы второго эталонного интерфейса соединены соответственно с первым и вторым выходами и первым и вторым входами блока согласования сигналов, третий, четвертый, пятый и шестой выходы которого соединены соответственно с первыми и вторыми управляющими входами первого эталонного и контролируемого интерфейсов, пер- вый управляющий выход первого эта- . лонного интерфейса соединен с третьим входом блока согласования сигналов и первым входом блока сравнения, второй управляющий выход первого эталонного интерфейса соединен с четвертым входом блока согласования сигналов и вторым входом блока сравнения, третий и четвертый вхо- ды которого соединены с первым и вторым управляющими выходами конт,— ролируемого интерфейса соответственно, выход блока сравнения соединен с входом блока индикации, установочный вход счетчика адреса и второй вход блока сравнения образуют вход пуска устройства, информационные входы узла памяти являются входом ввода информации устройства.

На фиг. 1 приведена структурная схема устройства для контроля параллельного микропроцессорного интерфейса; на фиг. 2 — структурная схема блока управления; на фиг. 3 структурная схема блока сравнения.

На фиг. 1 изображены блок 1 уп- равления, первый и второй эталонные интерфейсы 2 и 3, контролируемый интерфейс 4, первый и второй коммутаторы 5 и 6, блок 7 согласования сигналов, блок 8 сравнения,,блок 9 индикации, вход 10 пуска устройства, первый и второй выходы 11, 12 эталонных и контролируемого интерфейсов 2-4, первый и второй входы 13 и 14 эталонных и контролируемого интерфейсов 2-4.

Блок 1 управления устанавливает режим работы коммутаторов 5 и 6 эталонных и контролируемого интерфейсов 2-4 с помощью двух групп выходов регистра управляющих сигналов.

Для эталонных и контролируемого интерфейсов это режимы приема или передачи информации. Первый коммутатор 5 служит для передачи информации из блока 1 управления на первый эталонный и контролируемый интерфейсы 2 и 4 либо для передачи информации с этих интерфейсов на блок 8 сравнения. Второй коммутатор 6 служит для обмена информацией второго эталонного интерфейса 3 с первым эталонным и контролируеьаам интер10 40 489 фейсами 2 и 4 для передачи информации с первого эталонного и контролируемого интерфейсов 2,4 на блок 8 сравнения. Блок 7 согласования сигналов служит для согласования управляющих сигналов эталонных и контролируемого интерфейсов 2-4. Он обеспечивает соединение управляющих входов и выходов 11-14 эталонных и контролируемых интерфейсов 2-4 таким образом, что один иэ эталонных интерфейсов работает в режиме передачи, а другой. — в .режиме приема информации „

Управляющие выходы 11 и 12 первого эталонного и контролируемых интерфейсов 2 и 4 соединены с входами блока 8 сравнения, который осуществляет сравнение информационных и управляющих сигналов, поступающих с первого эталонного и KQHTpoJIHpyeMoro интерфейсов 2 и 4. Сравнение происходит по сигналам, поступающим из блока 1 управления. Результат сравнения отображается блоком 9 индикации и останавливает работу блока 1 управления.

На фиг. 2 изображен регистр 15 управляющих сигналов, регистр 16 данных, первый и второй регистры

17 и 18 адреса, узел 19 сравнения, узел 20 индикации, элемент ИЛИ 21, счетчик 22 адреса, узел 23 памяти, генератор 24 тактовых импульсов, элемент 25 запрета. Первый регистр

17 адреса служит для установки адреса конца тестовой программы, второй регистр 18 адреса служит для установки адреса начала тестовой программы (цепи установки кодов на регистры 17 и 18 адреса на фиг. 2 не изображены ) ° Узел 20 индикации служит для индикации адреса тестовой программы, на котором произошло несравнение. Элемент 25 запрета служит для останова тестовой программы по сигналу несравнения, поступающему с первого входа блока или по сйгналу, поступающему с выхода узла 19 сравнения. Регистр 15 и регистр 16 данных служит для передачи на соответствующие выходы блока управляющих и информационных сигналов. Информационные входы регистра

15 и регистра 16 данных соединены с выходами узла 23 памяти, адресные входы которого соединены с выходами счетчика 22 адреса. Генератор 24 тактовых импульсов служит для формирования сигналов, синхронизирующих работу регистра 15, регистра .16 данных, счетчика 22 адреса и блока

8 сравнения.

Блок 8 сравнения (фиг; 3.) содер,жит узел 26 сравнения, регистр 27 ошибок, узел 28 индикации, элемент

ИЛИ 29. Узел 26 сравнения осуществ. ляет сравнение информационных и управляющих сигналов, поступающих с первого эталонного и контролируемого интерфейсов 2 и 4 на его входы, являющиеся входами блока. Результат сравнения записывается на регистр

27 ошибок, с выходов которого через элемент ИЛИ 29 поступает на выход блока. Сравнение происходит по стробирующим сигналам, поступающим с первого входа блока. Результат сравнения отображается узлом 28 индика10 ции. Сброс регистра 27 ошибок осуществляется сигналом запуска устройства, поступающим со второго входа блока.

Устройство работает следующим

15 образомКонтролируемый интерфейс 4 проверяется в двух режимах: в режиме передачи информации (вывод информации ) и режиме приема информации (ввод информации ). Каждому иэ двух режимов контроля предшествуют коман.ды управления, поступающие с регистра 15 управляющих сигналов, которые подготавливают устройство к работе, т.е. Устанавливают блоки

2-6 в одно из двух состояний на прием или передачу данных. Причем, если первый эталонный и контролируемый интерфейсы"2 и 4 устанавливаются в состояние приема данных, 3р то второй эталонный интерфейс 3 устанавливается в состояние передачи данных и наоборот..

Задача второго эталонного интерфейса 3 и его связи .с контролируемым интерфейсом 4 и первым эталонным интерфейсом 2 — вести с ними диалоговый обмен информацией и управляющими сигналами. Кроме того, второй эталонный интерфейс 3 является буфером блока 1 управления при проверке контролируемого интерфей.са 4 в режиме приема (ввода)данных.

Связь первого эталонного и контролируемого интерфейсов 2 и 4 .с вторым эталонным интерфейсом 3 осу45 ществляется через блок 7 согласования сигналов. Причем связь организована таким образом, что "Строб записи" „ который выдает первый эталонный интерфейс 2 по первому yngp равляющему выходу 11 является "Стробом приема" для второго эталонного объекта 3 (первый управляющий вход

13), а сигнал "Подтверждение приема", который выдает второй эталонный интерфейс 3 по второму управляющему выходу 12 в ответ на сигнал "Строб приема" является сигналом "Подтверждение записи" (второй управляющий вход, 14) для первого эталонного 2 и контролируемого 4 интерфейсов и наоборот. "Строб записи", который формирует второй эталонный ийтерфейс 3 в соответствии. с алгоритмом функционирования объекта при записи в него информации через первые дву65 направленные шины, является "Стробом

10404 89 приема" для первого эталонного и контролируемого интерфейсов 2 и 4, а сигнал "Подтверждение приема", формируемый первым эталонным интерфейсом 2, является сигналом "Подтверж.- дение записи" для второго эталонно-, го интерфейса 3. Таким образом, независимо от режима работы контролируемого интерфейса 4, блок 1 управления выдает последовательность тестов, а обмен информации (ее ввод 30 и вывод) производится автоматически.

Когда первый эталонный и контроли» . руемый интерфейсы 2 и 4 работают в. режиме передачи (вывода ) данных, тестовая комбинация поступает на 15 них с регистра 16 через первый ком-, . мутатор 5 и далее после диалогово-, го обмена с вторым эталонным интер- . фейсом 3 через второй коммутатор 6.. на блок 8 сравнения.

В режиме приема (ввода )данных входной тест поступает через второй эталонный интерфейс 3, второй ком-. мутатор 6 на вторые группы входов= . выходов первого эталонного и конт-,. ролируемого интерфейсов 2 и 4, а затем после диалогового обмена между эталонными интерфейсами 2 и 3 информация поступает через первый коммутатор 5 на блок 8 сравнения.

В блоке 8 сравнения сравниваются 30 также и выходные сигналы "Строб записи" .11 и "Подтверждение приема" 12 первого эталонного и контролируемо-. го интерфейсов 2 и 4.

В качестве коммутаторов 5 и 6 могут быть использованы логические. схемы ИЛИ двунаправленных шинных формирователей типа К589АП16, К589АП26, которые имеют двунаправ- 4О ленные шины, шины выходов и шины входов

Блок 7 согласования сигналов передает сигналы с первого эталонного интерфейса 2 на второй эталонный интерфейс 3 с второго эталонного -, 45 интерфейса 3 на первый эталонный и контролируемый интерфейсы 2 и 4, приводят их (сигналы ) к необходимому логическому уровнщ, а также разде- . ляя их логически, что позволяет раз- 5р вязать входы эталонного и контролиру емого объектов.

С выхода блока 8 сравнения передаются результаты контроля (годенбрак ) в блок 9 индикации и через элемент, ИЛИ 21 на элемент 25 запрета.

По входу ввода информации устройства .производится запись тестовых программ в узел 23 памяти. Сигнал с входа 10 пуска устройства устанавливает в исходное состояние счетчик

22 адреса и регистр 27 ошибки блока

8 сравнения. После этого импульсы с входа 13 через элемент 25 запрета вновь начинают изменять состояние счетчика 22 адреса. Состояние счетчика 22 адреса вызывает изменение информации на выходе узла 23 памяти, которая, в свою очередь, поступает на регистр 15 управляющих сигналов и регистр 16 данных на интерфейсы

2-4, причем сигналы с регистра 16 данных выдаются позже.

Генератор 24.формирует по чет-вертому выходу строб-импульс для блока 8 сравнения, учитывающий задержку передачи данных в интерфейсах. Возможность изменять начало программы контроля и ее конец задается и осуществляется с помощью двух регистров 17 и 18 адреса узла 19 сравнения и элемента ИЛИ 21, причем, если регистр 18 адреса определяет начало программы, то регистр 17 адреса — ее конец. Гибкое изменение на чала и .конца программы контроля позволяет значительно сократить общее время контроля изделий. Так, современное производство БИС и СВИС имеет средний выход годных изделий от общей партии порядка 10-15%. Зная статистические данные о браке и ка- кие тесты контроля выявляют этот брак, можно отбраковывать изделия в основном на первых же тестах, не продолжая всей программы контроля.

Изменилась технология производства— изменилось соотношение процента брака по операциям, можно изменить очередность прохождения тестов.

Предлагаемое выполнение устройства и его связей позволило сократить общее время контроля БИС интерфейса микропроцессорного набора сер. К580 по сравнению с известным в 8 раз.

1040489

1040489

Заказ 6930/53 Тираж 706

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раумская наб., д. 4/5

Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Составитель В. Грвчнев

Редактор И. Ковальчук Техред Т.Фанта

Корректор, Ю. Макаренко