Многоразрядное устройство для алгебраического суммирования

 

1. МНОГОРАЗРЯДНОЕ УСТРОЙСТВО ДЛЯ АЛГЕБРАИЧЕСКОГО СУММИРОВАНИЯ, содержащее суммируюцие усилители, каждый i-и (, где rt - разряд-i ность устройства) из которых подключен выходном к выходной шине i -го разряда устройства,,а прямым входом - к первому выходу (i-l)-ro фррмирователя переноса и через соответствующие масштабные резисторы i -и группы - к ши-; нам ввода « -х разрядов слагаемых, отличающееся тем, что, с целью расширения области применения, в него дополнительно введены (И-1). блоков сравнения знаков разрядов и формирователь опорного напряжения, соединенный управляющим входом с прял. мым входом г -го суммируквдего усилителя и с первыми входами блоков сравнения знаков разрядов, а выходом с первыми входами формирователей переноса, каждый -и из которых подключен вторым выходе к инверсному входу 1 -го суммирующего усилителя,а вторым входом - к прямому входу i -го суммирующего усилителя и к второму входу и первому выходу i -го ,блока сравнения знаков разрядов, соединенного вторым выходом с инверсным входом ( +1)-го суммирующего усилителя. 2. Устройство по п, 1, о т л ичающеес я тем, что каждый блок сравнения знаков разрядов содержит резисторы ключи, элементы И и два компаратора, первый из которых сое- . дивен входом с первым входом блока сравнения знаков разрядов, а вторьм входсад - с шиной нулевого потенциала и с. первым входом второго ксмпаратора, подключенного вторам входом к второму входу блока сравнения знаков разрядов, причем прямые выходы компараторов соединены с входами первого элемента И, подключенного выходсм к управляющему входу первого ключа, а инверсные выходы компараторов соединены с входами второго элемента И, выход которого подключен к управляющему входу второго ключа, причем выходы ключей объединены и через соответствующие резис (О торы соединены с первым и вторым выходами блока сравнения знаков разс: рядов ,.а сигнальные входы ключей подключены к шинам разнополярных .опорных напряжений. 3.Устройство по п. 1, о т л ич .ающееся тем, что формирователь опорного напряжения содержит два ключа и кс таратор, первый вход которого является управляющим входом :л формирователя опорного напряжения, з: второй вход соединен с шиной нулевоND го потенциала, а прямой и инверсный выходы - с управляющими входами соответственно первогЪ и второго ключей , сигнальные входы которых подключены к шинам разнополярн опорных напряжений, а выходы объединены, и являются выходом формирователя опорного напряжения.. 4.Устройство по пп.1 и 3, о т-, личаюцееся тем, что каждый формирователь переноса содержи два резистора и компаратор., входы кото рого являются первым и вторым входами формирователя переноса, а вы ход через соответствующие резисторы подключен к первому и второму выходам формирования переноса.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

ЕОМ214 A

3(Я) G 06 (3 7/1 4

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(21) 3317426/18-24 (22), 21.07.81 (46) 23.11. 83. Бюл. 943 (72) В.П.Лутохин (71) Новочеркасский ордена Трудового

Красного Знамени политехнический институт им. Серго Орджоникидзе (53) 681. 335 (088 ° 8) (56) 1. Авторское свидетельство СССР

9 463990, кл.С 063 3/00, 1972 °

2 ° Aa торс к ое с в ид ет ель с тв î CCC Р

9 423132, кл. Cq 06$7/14, 1971 (прототип) . (54) (57) 1 . МНОГОРАЗРЯДНОЕ УСТРОЯСТВО ДЛЯ АЛГЕБРАИЧЕСКОГО СУММИРОВАНИЯ содержащее суммирующие усилители, .каждый j -й (1 п, где tt — разряд ность устройства) из которых подключен выходом к выходной шине i -го разряда устройства, а прямым входом - к первому выходу (4-1)-го фррмирователя переноса и через соответствующие масштабные резисторы < -й группы - к ши-; нам ввода -х разрядов слагаемых, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения, в него дополнительно введены (П-1). блоков сравнения знаков разрядов и формирователь опорного напряжения, соединенный управляющим входом с пря.". мым входом q -ro суммирукщего усилителя и с ..первыми входами блоков сравнения знаков разрядов, а выходом— с первыми входами формирователей переноса, каждый -й иэ которых подключен вторым выходом к инверсному

/ входу < -го суммирукщего усилителя,а вторым входом — к прямому входу i -го суммирующего усилителя и к второму входу и первому выходу i -го блока сравнения знаков разрядов, соединенного вторым выходом с инверсным входом (s +1)-го суммирующего усилителя.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что каждый блок сравнения знаков разрядов содержит резисторы, ключи, элементы И и два компаратора, первый из которых соединен первым входом с первым входом блока сравнения знаков разрядов, а вторым входом — с шиной нулевого потенциала и с. первык входом второго компаратора, подключенного вторйм входом к второму входу блока сравнения знаков разрядов, причем прямые выходы компараторов соединены с входами первого элемента И, подключенного выходом к управлякщему входу первого ключа, а инверсные выходы" компараторов соединены с входами второго элемента И, выход которого подключен к управляющему входу второго ключа, причем выходы ключей объединены и через соответствуккцие резисторы соединены с первым и вторым выходами блока сравнения знаков разрядов, а сигнальные входы ключей подключены к шинам .разнополярных .юпорных напряжений.

3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что формирователь опорного напряжения содержит два ключа и компаратор, первый вход которого является управлякщим входом формирователя опорного напряжения, второй вход соединен с шиной нулевого потенциала, а прямой и инверсный выходы — с управлякщими входами соответственно первого и второго ключей, сигнальные входы которых подключены к шинам.разнополярных опорных напряжений, а выходы объединены,и являются выходом формирователя опорного напряжеыия.

4. Устройство по пп.1 и 3, о т-с л и ч а ю щ е е с я тем,.что каждый формирователь перенбса содйржйт два резистора и компаратор.;, входы которого являются первым и вторым входами формирователя переноса, а выход через соответствующие резисторы подключен к первому и второму выхс дам формирования переноса.

Изобретение относится к автоматике и вычислительной технике и может найти применение, в частности,в вычислительных устройствах с плавакщей запятой и в устройствах связи с ЦВМ.

Известен сумматор, содержащий входные масштабные резисторы, операционные усилители, формирователи переноса и блоки ограничения и эоны нечувствительности (1) .

Недостатком сумматора является,1О ограниченная область применения иаза формирования результата в знаковом,коде.

Наиболее близким к изобретению является многоразрядное устройство f5 для алгебраического суммирования, содержащее суммирующие усилители, каждый -й (1= (w п, где П вЂ”. разрядность устройства) из которых подключен выходом к выходной шине i -ro разряда устройства, а прямым вхо; дом — к первому выходу (, 1-1)-го формирователя переноса и через соответствующие резисторы -й группы— к шинам ввода -x разрядов слагае- 25 мых и к входам -го формирователя переноса, соединенного вторым выходом с прямым входом < -го суммирующего усилителя (2g .

Недостатком известного устройства является ограниченная область применения из-за представления результата суммирования н знаковом коде, что не позволяет использонать устройство совместно с цифровыми вычислительными системами, работающими в обычном (прямом) коде, Целью изобретения является расширение области применения.

С этой целью в многоразрядное 40 устройство для алгебраического суммирования, содержащее суммирующие усилители, каждый -й (1= i C П, где разрядность устройства) из которых подключен выходом к выходной 45 шине q -ro разряда устройства, а пря- ° мым входом — к первому выходу (i--1)- го формирователя переноса и через соответствующие масштабные резисторы

-й группы к шинам ввода -х разрядов слагаемых, дополнительно введе.ны (И -1) блоков сравнения знаков разрядов и формирователь опорного напряжения, соединенный управляющим входом с прямым, входом и-го суммирующего усилителя и с первыми входами блоков сравнения знаков разрядов, а выходом — с первыми нходами формирователей переноса, каждый е -й иэ которых подключен вторым выходом к инверсному входу -го суммирующего 60 усилителя, а вторым входом — к прямому входу < -го суммирующего усилителя и к второму входу и первому выходу

-го блока сравнения знаков разрядов, соединенного вторым выходом с инверсным входом (i 1) -го суммирующего усилителя.

При этом каждый блок сравнения знаков разрядов содержит резисторы, ключи, элементы И и два компаратора, первый из которых соединен первым нходом с первым входом блока сравнения знаков разрядов, а вторим входом — с шиной нулевого потенциала и с первым входом второго компаратора, подключенного вторым входом к второму входу блока сравнения .знаков разрядов, причем прямые выходы компараторов соединены с входами первого элемента И, подключенного ныходом к управляющему входу первого ключа, а инверсные выходы компараторов соединены с входами второго элемента И, выход которого подключен к управляющему входу второго ключа, причем выходы ключей. объединены и через соответствующие резисторы соединены с первым и вторым выходами блока сравнения знаков разрядов, а сигнальные входы ключей подключены к шинам разнополярных опорных напряжений.

Формирователь опорного напряжения содержит два ключа.и компаратор, первый вход которого является управляющим входом формиронателя опорного напряжения, нторой вход соединен с шиной нулевого потенциала, а прямой и иннерсный выходы — с управляющими входами соответственно первого и второго ключей, сигнальние входы которых подключены к шинам раэнополярных опорных напряжений, а выходы объединены и являются выходом формирователя опорного напряжения.

При этом каждый формирователь переноса содержит два резистора и компа- . ратор, входы которого .являются первым и вторым входами формирователя переноса, а выход через соответствующие резисторы подключен к первому и второму выходам формирователя переноса .

На фиг. 1 изображена блок-схема многоразрядного устройства для алгебраического суммиронания (для случая

Д=З); на фиг, 2 — схема блока сравнения знаков разрядов; на фиг. 3 — схема формирователя опорного напряжения; ра фиг. 4 — схема формирователя переноса.

Многоразрядное устройство для алгебраического суммирования (фиг. 2) содержит суммирующие усилители 1, каждый 1 -й (1 1 < п, где П вЂ” разрядность устройства) из которых подключен выходом к выходной шине t -ro разряда устройства, а прямым вхо-.. дом - к первому выходу (i -1) -ro формирователя 2 переноса и через соответствующие масштабные реэисторы3 j -ой группы к шинам ввода -х разрядов. слагаемых . Формирователь 4 опорного напряжения соединен управля1056214 бр ющим вхОдом с прямым ВхОЯОм n — ГО суммирующего усилителя 1 и с первыми входами (г(-1) -ro блоков 5 сравненияя знак Он ра зрядов, а выходом — с первыми нходами Формирователей 2 переноса. Каждый i -й формирователь 5

2 подключен вторым выходом к инверсному входу (-ro усилителя 1, а вторым входом — к прямому входу (-ro усилителя 1 и к второму входу и первому выходу (-го блока 5 сравнения 1Р знаков разрядов . Каждый. (-й блок 5 соединен вторым выходом с инверсным входом (i +1) -го усилителя 1. Каждый блок 5 может .быть выполнен, например, содержащим (фиг.2) резисторы

6, ключи 7, элементы И 8 и дна компаратора 9. Первый компаратор 9 соединен первым входом с первым входом. блока 5, а нторым входом — с шиной нулевого потенциала и с первым входом второго компаратора 9, подключенного вторым входом к второму входу блока 5. Прямые выходы компарато(ров 9 соединены с входами первого из элементов И 8,подключенного выходом к управля щему входу первого ключа 25

7. Инверсные выходы компараторон 9 соединены с нходами второго их элементов И 8, подключенного выходом к управляющему входу второго ключа

7. Выходы ключей 7 объединены и через соответствующие резисторы Ь соединены с первым и вторым выходами блока 5 . Сигнальные входы ключей 7 подключены к шинам разнополярных опорных напряжений *U> . Формирова- 35 тель 4 опорного напряжения может быть вып ол н ен, нап ример, содержащим (фиг.3) два ключа 10 и компарато ратор

11, первый вход которого является. управляющим входом формирователя 4, 4р второй вход соединен с шиной нулевого потенциала, а прямой и инверсный выходы — с управляющими нходами соответственно первого и второго ключей 10. Ключи 10 подключены сигнальными нходами к шинам раэнополярных

45 опорных напряжений + Ugq, а выходы ключей 10 объединены и являются выходом формирователя 4. Каждый формирователь 2 переноса может быть выполнен, например, содержащим (Фиг.4) два резистора 12 и компаратор 1 3, вх оды к оторого явл яютс я первым и вторым входами формирователя 2. Выход компаратора 13 через соответствующие резисторы 12 подключен к первому и второму ныходам формирователя 2. Суммирующие усили.тели 1 могут быть выполнены на операционных усилителях 14 с парофаэными входами и резисторах 15.

Устройство работает следующим образом .

В зависимости от знака старшего (l1-ro) разряда, определяющего знаки, всех разрядов и выявляемого компара- 65 тором 11 Формирователя 4, ключями

10 коммутируется на первые входы формирователей 2 переноса опорное напряжение соответствующей полярности.

Ключи 10 управляются компаратором 11 с нулевь(м порогом срабатывания. Величину напряжения каждого разряда (на прямом входе усилителя 1 данного разряда) сравнивают с опорным напряжением компаратора 13 формирователя 2, который. формирует сигнал переноса.

Блоки 5 определяют различие в знаках старшего и анализируемого разрядов .

КомпаРатоРы 9 Усиливают вхоДные с гналы и определяют знаки напряжений на входах блока. 5. Состояния компараторов 9 дешифруются элементами И

8, которые управляют ключами 7. Логика работы блока 5 такова, что при различных знаках напряжений на входах,на выходах появляется напряжение знака старшего разряда.

Рассмотрим работу устройства на примере младшего разряда ((=1) . На резисторах 3 первой группы суммируются напряжения ()((и О первых разрядон первого и второго слагаемых.

Результат суммирования (на прямом входе первого усилителя 1) анализируется первым формирователем 2 переноса, имеющим зону нечувствительности равную по модулю величине, при которой напряжение на выходе усилителя 1 равно осйованию системы счисления без половины напряжения информационной единицы (для устранения влияния помех), который компенсирует переполнение данного разряда включением напряжения на инвертирующий. вход первого усилителя 1 и добавляет единицу переноса на прямой вход второго усилителя 1 (т.е. в следующий разряд) . Для получения результата вычитания в прямом коде используется первый блок 5, который анализирует полярности напряжений на прямых входах первого и g -ro усилителей 1..ЕСли знаки этих напряжений различны, то корректируется результат на прямом входе перного усилителя 1 напряжением знака старшего разряда, по величине равным основанию-системы счисления, которое на прямом входе . первого усилителя 1 суммируется с U (( и Ug((коэффициент передачи по этим входам равен единице) и вычитается из напряжений следующего старшего разряда одной информационной единицей.

Аналогичным образом работают все остальные разряды, Следует отметить, что для получения результата с одинаковыми знаками во всех разрядах необходимо, чтобы старшие (n -е) разряды слагаемых были значащими.

Таким образом дредлагаемое ycrpoAство, в отличие от известного, позволяет получать н прямом- коде (не знаковом), что расширяет н озможную

1056214 область применения устройства, так как позволяет использовать его в качестве сумматора мантисс в раэрядноаналоговых вычислительных устройствах с плавающей запятой и в устройствах связи с ЦВМ. Для.получения прямого кода в известном устройстве иеобходимо использовать дополыительное звено преобразования знакового кода, увеличивакщее время обработки информации. В предлагаемом устройстве преобразование знакового кода в прямой выполняется одновременно с процессом суммирования (вычитания) и не снимает быстродействие ", полнения данных операций.

1056214.

Составитель С.Казинов

Редактор B. Иванова Техред М. Костик, Корректор О.Вилак

Заказ 9309/44 Гираи 706 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раущская наб., д.4/5

Филиал ПЦП Патент, г. Уагород, ул. Проектная, 4