Аналого-дискретный сумматор

 

АНАЛОГО-ДИСКРЕТНЫЙ СУММАТОР, содержащий первый и второй блоки суммирования,первый и второй ключи и пороговый блок, первые вход и выход которого соединены соответственно с выходом и с первым входом второго блока суммирования, а второй выход подключен к управляющим входам ключей, первый из которых включен между вторым входом второго и выходом первого блоков суммирования, первый вход первого блока суммирования и его выход являются соответственно входом и первым аналоговым выходом сумматора, отличающийс я тем, что, с целью повышения точности , второй ключ включен между вторым входом первого и выходом второго блоков суммирования, третий вход первого блока суммирования соединен с первым выходом порогового блока и с цифровым выходом сумматора , второй вход порогового блока подключен к выходу первого блока сум-,, мирования, первый вход которого соединен с третьим входом второго (Л блока суммирования, подключенного выходом к второму аналоговому выходу сумматора. СО О1 СО 4

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

3(5п 5 06 0 7 14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ и

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ.ЬЙЬ. И1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3561713/18-24 (22) 05.03.8-3 (46) 30 ° 05.84. Бюл. Р 20 (72) A.Ì.Косолапов (71) Куйбышевский политехнический институт им. В.В.Куйбышева (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР

9 382100, кл. Q 06 Cj 7/14, 1971.

2 ° Авторское свидетельство СССР по заявке Р 3213291/24, кл. 0 06 G 7/14, 1980 (прототип) . (54 ) (57) АНАЛОГО-ДИСКРЕТНЫЙ СУММАТОР, содержащий первый и второй блоки суммирования, первый и второй ключи и пороговый блок, первые вход и выход которого соединены соответственно с выходом и с первым входом второго блока суммирования, а второй выход подключен к управляющим входам

„„SU„„1 1 4 А ключей, первый из которых включен между вторым входом второго и выходом первого блоков суммирования, первый вход первого блока суммирования и его выход являются соответственно входом и первым аналоговым выходом сумматора, отличающийся тем, что, с целью повышения точности, второй ключ включен между вторым входом первого и выходом второго блоков суммирования, третий вход первого блока суммирования соединен с первым выходом порогового блока и с цифровым выходом суммато- ра, второй вход порогового блока подключен к выходу первого блока суммирования, первый вход которого соединен с третьим входом второго блока суммирования, подключенного выходом к второму аналоговому выходу. сумматора.

1095194

Изобретение относится к автоматике и измерительной технике и может быть использовано при построенчи аналого-цифровых систем.

Известен аналого-дискретный сумматор, содержащий два аналоговых 5 сумматора и пороговый элемент (1) .

Недостатком такого сумматора является низкая имность при сулвировании быст юменяющихся сигналов из-за переходных процессов, возни- 10 кающих з сумматорах при скачках напряжения на вычитающих входах;

Наиболее близким техническим решением к данному изобретению является устройство (2), содержащее . 15 первый и второй блоки суммирования, пороговый блок, выход которого соединен с первым входом второго блока суммирования, два ключа, информационные входы которых подключены соответственно к входу аналого-дискретного сумматора и к выходу первого блока суммирования, выходы ключей соединены соответственно с вторым и третьим входами второго блока суммирования, управляющие входы ключей соединены с вторым выходом порогового блока.

Недостаток известного устройства— невысокая точность.

Цель изобретения вЂ, повышение точности суммирования.

Поставленная цель достигается тем, чго в аналого-дискретном сумматоре, содержащем первый и второй бло ки суммирования, первый и второй клю-З5 чи и пороговый блок, первые вход и выход которого соединены соответ» ственно с выходом и с первым входом второго блока суммирования, а второй выход подключен к управляющим входам 40 ключей, первый из которых включен между вторым входом второго и выходом первого блоков суммирования, первый вход первого блока суммирования и его выход являются соответственно у входом и первым аналоговым выходом сумматора, второй ключ включен между вторым входом первого и выходом второго блоков суммирования, третий

Вход nepsoro блОка суммирования сое- 50 динен с первым выходом порогового блока,и с цифровым выходом сумматора, второй вход порогового блока подключен к выходу первого блока суммирования, первый вход которого соединен с третьим входом второго блока суммирования, подключенного выходом к второму аналоговому выходу сумматора.

На фиг. 1 представлена схема аналого-дискретного сумматора; на 60 фиг. 2 — функциональная схема порогового блока.

Приведенные схемы содержат первый и второй блоки суммирования 1 и 2, пороговый блок 3, ключи 4-7, компараторы 8 и 9, тактовый генератор 10, реверсивный счетчик ll, преобразователь кода в напряжение (ПКН) 12.

Принцип действия следующий.

Пусть сумма входных сигналов х

1 аналого-дискретного сумматора есть х= Й x тогда если выполняется соо ты ошен не

-х ах g x то ключ 5 закрыт, а ключ 4 открыт сигналами с порогового блока 3, на первом входе блока суммирования 2 и на третьем входе блока суммирования 1 действует сигнал С 0.

Выходные сигналы блоков суммирования 1 и 2 определяют соответственно соотношениями

У уя К1х + kÿó, i где к - коэффициент передачи суммирующих блеков 1 и 2 для входного сигнала х, к - коэффициент передачи бло2 ка суммирования 1 и 2 по вторым Входам; у1" У2 — выходные сиги блоков l и 2 соответственно.

При х, s x ы Зх, пороговый блок 3 держит:. ключ 4 закрытым, а ключ 5 открытым и задает по третьему входу на блок суммирования 1, а также по . первому входу на блок суммирования 2 сигнал С, .

Выходные сигналы блоков суммирования 1 и 2 определяются при этом следующими соотношениями: у, =kx+kу+c« у =k,x+c (2), Ь общем случае при mx< «с х «< bx«при

=-2, b=m+2 справедливы соотноше2 ния

Ур к х + у = k„2: — 2у + cä (3) где р = 1, q = 2, если n= — четное р = 2, q = 1, если и йечетное.

c „=-.2nk„y, — сигнал, задаваемый с порогового блока 3 в блоки суммирования 1 и 2. Значения суммы аналоговых сигналов х„ в любой момент времени представляется на выходе сумматора значениями аналоговых сигналов у и у2 и дискретным сигналом с как это следует из соотношения (3).

Наиболее просто результат суммирования входных сигналов может быть представлен в аналоговой форме разностью сигналов на выходах ключей 5, 4 или 6, 7 с сигналом c„ так как напряжение на выходе открытого ключа 5(4) или 6(7) всегда равно

k х-2nk„x< . Если х„«х wax то результат суммирования kx с доета1095194

Wua . 2

Составитель A. Маслов

Техред Л.Микеш

Корректор О.Тигор

Редактор В.Ковтун

Заказ 3600/32 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 точной точностью представляется квантованной величиной ся или соответствующим ей кодом, формируемым реверсивным счетчиком 11 порогового блока 3 °

Пороговый блок 3 действует следующим образом.

Пусть входной сигнал х возрастает от О, тогда при х < х„ с О, ключ 7 открыт, б закрыт сигналом с выхода младшего разряда счетчика 11. !О

При х=х1 срабатывает компаратор 8, порог срабатывания которого E„=k„x« в результате на суммирующем входе счетчика 11 появляется сигнал 1, разрешающий изменения состояния 5 счетчика ll под действием тактовых импульсов генератора 10. Тактовый импульс устанавливает счетчик ll в состояние 0=1,при этом с выхода

ПКН 12 на входы суммирующих блоков 1, 2 поступает сигнал с, одновременно ключ 7 закроется, ключ 6 откроется, йапряжение на входе компаратора 8 станет. меньше Е, поэтоу на -выходе ко аратора 8 появит- 25 ся О, изменение состояния счетчика ll прекращается. При увеличении х до.Зх вновь сработает компаратор 8, так как напряжение с выхода суммирующего блока 2 через открытый ключ б поступает на его вход.

Счетчик 11 устанавливается э новое состояние N.=2, сигнал cz с выхода

ПКН поступает на входы блоков суммирования 1, 2, э результате входной сигнал компаратора 8 станет мань-З5 ше EI. При N=2 ключ б закрыт, а ключ 7 открыт.

При уменьшении х, например, от х > Зх, до х = Зх напряжение на входе компараторов достигает значе- 4р

1ния Е =-k õ,, поэтому срабатывает компаратор 9. В результате счетчик

11 переводится э режим вычитания, при котором первый тактовый импульс приводит е1 o в состояние N=l что вызывает изменение сигнала с выхода ПКН 12 и сигнала на входе компаратора 9. Сигнал на выходе компаратора 9 принимает значение О, поэтому состояние счетчика 11 фиксируется при N=l

Дальнейшее уменьшение или увеличение х вызывает изменения э состояниях элементов схемы, аналогичные рассмотренным выше, т.е. четным значениям N вафик нрованным в счетчике 11, соответ<;твуют закрытые ключи 5, б и открытые ключи 4, 7, а нечетным значениям N — - закрытые ключи 4, 7 и открытые 5, 6.

Так.как ключи 7, б подключают входы компараторов 8, 9 только к тому блоку суммирования который формирует разность суммы входных сигналов х и компенсирующего сигнала с.„, то режим работы порогового блока совместно с остальной схемой аналого-дискретного сумматора соответствует режиму работы AIIII следящего уравновешивания.

Увеличивая число разрядов счетчика 11 и ПКН 12, можно при неизменной зоне линейности блоков суммирования

1, 2 обеспечить расширение рабочего диапазона х э сотни раз, сохраняя при этом высокую точность и чувствительность устройства.

Отсутствие ключей, включаемых последовательно с источниками входных сигналов упрощает использование предI лох<енного устройства при большом числе входных сигналоэ х, повышает точность его за счет исключения погрешностей, обусловленных токами утечек нескольких входных ключей или взаимовлиянием источников при подключении их через общий входной ключ.