Устройство для контроля цифровых узлов

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ, содержащее регистр сдвига, сумматор по модулю два,блок управления, блок индикации, блок переключателей , счетчик, два коммутатора , формирователь одиночного импульса и задающий генератор, причем первый выход блока, управления соединен с управляющим входом регистра. сдвига, установочный вход которого соединен с первым выходом блока переключателей , входом сброса блока управления , установочным входом прове .ряемого цифрового узла, установочным входом формирователя одиночного им-,: пульса и установочным входом счетчика , счетный вход которого соединен с вторым выходом блока управления и информационным входом сумматора по мо-. дулю два, выход которого соединен с информационным входом регистра сдвига , группа выходов которого соединена с группой входов сумматора по . дулю два, группа выходов регистра сдвига соединена соответственно с первой группой информационных входов первого коммутатора, вторая группа информационных входов которого соединена соответственно с группой выходов счетчика, выход переполнения которого соединен с первым входом первой группы информационных входов второго коммутатора, второй вход первой группы информационных входов которого соединен с выходом формирователя одиночных импульсов, синхровход которого соединен с выходом задающего генератора, с третьим входом первой Группы информационных входов второго коммутатора, первьлй, второй и третий входы второй группы информационных входов которого соединены соответственно с выходами останова, запуска и синхронизации проверяемого узла, первый, .второй, третий и четвертый выходы второго коммутатора соединены соответственно с первым, вторым, третьим и четвертым информационными входами блока управления, управлякяций вход второго коммутатора соединен с вторым выходом блока переключателей, третий выход которого соединен с уп- О $5 равляющим входом формирователя оди (Л ночных импульсов, четвертый выход блока переключателей соединен с управляющим входом первого коммутатора, группа выходов которого соединена с группой входов бдока индикации, о т- ff личающееся тем, что, с целью повышения достоверности контро1ЛЯ , в него введены блок задержек, третий коммутатор и блок анализа ел достоверности кодирования, причем дополнительный вход блока индикации единен с выходом блока анализа досто01 верности кодирования, информационный вход которого соединен с выходом тре тьего коммутатора и четвертым входом 05 второй группы информационных входов второго коммутатора, информационный выход проверяемого узла соединен с входом блока задержек и входом третьего коммутатора, группа входов которого соединена соответственно с выходами блока задержек, выход синхронизации проверяемого узла соединен с синхровходом блока анализа достоверности кодирования, блок анализа достоверности кодирования содержит два элемента сложения по модулю два, два триггера, два элемента И-НЕ, элемент И, два элемента НЕ и три ключа, при

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

3(5Н G 06 F 11/16 г

ОПИСАНИЕ ИЗОБРЕТЕНИЯ . H aW orCSOvV Ce pexev exBv

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3383460/18-24 (22) 07.01.82 (46) 07.12.83. Бюл. Р 45 (72) N.È.Oðåøêèí, Б.H.Êðûæàíoâñêèé и Н.Н.Яцков (53) 681.3(088.8) (56) 1. Патент США Р 3573751, кл. 340-172.5, опублик. 1971.

2. Авторское свидетельство СССР

Р 851410, кл. G 06 F 11/16, 1979, (прототип). (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ЦИФРОВЫХ УЗЛОВ, содержащее регистр сдвига, сумматор по модулю два,блок управления, блок индикации, блок переключателеи; счетчик, два коммутатора, формирователь одиночного импульса и задающий генератор, причем первый выход блока, управления соединен с управляющим входом регистра. сдвига, установочный вход которого соединен с первым выходом блока переключателей, входом сброса блока управления, установочным входом прове.ряемого цифрового узла, установочным входом формирователя одиночного им-,. пульса и установочным входом счетчика, счетный вход которого соединен с вторым выходом блока управления и информационным входом сумматора по мо- . дулю два, выход которого соединен с информационным входом регистра сдвига, группа выходов которого соединена с группой входов сумматора по мо«. дулю два, группа выходов регистра сдвига соединена соответственно с первой группок информационных входов первого коммутатора, вторая группа информационных входов которого соединена соответственно с группой выходов счетчика, выход переполнения которого соединен с первым входом первой группы информационных входов второго коммутатора, второй вход первой группы информационных входов которого соединен с выходом формирова„„SU„„1059576 А теля одиночных импульсов, синхровход которого соединен с выходом задающего генератора, с третьим входом первой группы информационных входов второго коммутатора, первый, второй и третий входы второй группы информационных входов которого соединены соответственно с выходами останова, запуска и синхронизации проверяемого узла, первый, второй, третий и четвертый выходы второго коммутатора соединены соответственно с первым, вторым, третьим и четвертым информационными входами блока управления, управляющий вход второго коммутатора соединен с вторым выходом блока переключателей, третий выход которого соедйнен с управляющим входом формирователя оди- . ночных импульсов„ четвертый выход блока переключателей соединен с управляющиМ входом первого коммутатора, С группа выходов которого соединена с группой входов блока индикации, о тл и ч а ю щ е е с я тем, что, с целью повышения достоверности контро- иааф ля, в него введены блок задержек, третий коммутатор и блок анализа достоверности кодирования, причем до- Д полнительный вход блока индикации со- руив единен с выходом блока анализа досто-,; верности кодирования, информационный ©4 вход которого соединен с выходом тре- 1 тьего коммутатора и четвертым входом второй группы информационных входов второго коммутатора, информационный выход проверяемого узла соединен с входом блока задержек и входом третьего коммутатора, группа входов которого соединена соответственно с вы-,Ф ходами блока задержек, выход синхронизации проверяемого узла соединен с синхровходом блока анализа достоверности кодирования, блок анализа достоверности кодирования содержит два элемента сложения по модулю два, два триггера, два элемента И-НЕ, элемент

И, два элемента НЕ и три ключа, при1059576 чем синхровход блока соединен с пер--. вым входом первого элемента сложения по модулю два, второй вход которого соединен с выходом первого ключа, шиной электропитания блока, выходом второго ключа и первым входом второго элемента сложения по модулю два, второй вход которого соединен с информационным входом блока, выход которого соединен с выходом первого элемента НЕ, вход первого ключа соединен с входом второго ключа, входом третьего ключа, информационным входом второго триггера и шиной нулевого потенциала блока, выход третьего ключа соединен с шиной электропитания блока и единичным входом . первого триггера, синхровход которого соединен с выходом первого элемента И-НЕ, первый вход которого соединен с выходом первого

Изобретение относится к вычислительной технике и может быть использовано для кодирования логического. состояния цифровых систем, их контроля и.поиска в них неисправных ком- 5 понентов (соединительных элементов, микросхем, типовых элементов замены и модулей, .устройств и подсистем и т.д. ).

Известно устройство, предназна- 10 ченное для обнаружения неисправных модулей в цифровых системах, содержащее общий с цифровым объектом генератор тактовой частоты и анализирующее ограниченное раз и навсегда выбранное число контрольных точек цифрового объекта (выбранные точки жестко связаны с входом устройства ) L1 7.

Недостатками данного устройства являются невозможность использования его в наиболее широко распространенных асинхронных системах, а также невозможность осуществлять диагностику с точиостью до типового элемента замены в сложных цифровых объектах, диагностика которых требует анализа относительно большого и не всегда предсказуемого числа контрольных точек.

Наиболее близким к предлагаемому является устройство для контроля .цифровых объектов,. содержащее регистр сдвига, сумматор, блок управления, блок индикации, пульт управления, первый коммутатор, счетчик, формирователь одиночного импульса, задающий 35 генератор и второй коммутатор, причем первый и второй входы счетчика соединены соответственно с первым выходом триггера и входом первого элемента

НЕ, второй вход первого элемента И-НЕ соединен с выходом элемента И, первый вход которого соединен с выходом второго элемента НЕ, вход которого соединен с выходом второго элемента сложения по модулю два и синхровходом второго триггера, нулевой вход которого соединен с шиной электропитания. блока и нулевым входом первого триггера, информационный вход которого соединен с выходом первого элемента сложения по модулю два и первым входом второго элемента И-НЕ, выход которого соединен с единичным входом второго триггера, инверсный выход которого соединен с вторым входом элемента И и с вторым входом второго элемента И-НЕ.

2 блока управления, первый выход счетчика соединен с первым входом первого коммутатора, первый выход блока управления соединен с первыми входами счетчика. и сумматора, выход которого соединен с первым входом регистра .сдвига, второй выход блока управ- . ления соединен с вторым входом регистра сдвига, первый выход которого соединен с вторым входом сумматора,. первый выход пульта управления соединен с третьим входом регистра сдвига и пятым входом блока управления, второй и третий входы первого комму" татора соединены соответственно с вторым выходом регистра сдвига и вторым выходом пульта управления, а выход — с входом блока индикации, второй выход счетчика соединен с первым входом второго коммутатора, второй вход которого соединен с третьим выходом пульта управления, первый выход которого соединен с входом цифрового объекта, третий, четвертый, пятый и шестой входы второго коммутатора соединены с группой выходов цифрового объекта, а первый, второй, третий и четвертый выходы второго коммутатора соединены соответственно с первым, вторым, третьим и четвертым входами блока управления, выход задающего генератора соединен с седьмым и восьмым входами второго коммутатора и первым входом формирователя одиночного импульса, второй и третий входы которого соединены соответственно с первым и четвертым выходами пульта управления, а выход - с девятым входом второго коммутатора.

1059576

Известное устройство позволяет

Ф снимать двоичный сигнал с любого контакта цифрового объекта, построенного на элементной базе с любой степенью интеграции, и осуществлять диагностику как синхронных, так и асинхронных цифровых объектов с любой степенью диагностического разрешения., 1

Оно наделено средствами эффективного самоконтроля (2 ).

Однако известное устройство не исключает влияния на результат преобразования случайных сбоев, помех и переходных процессов. Следует отметить, что только один ошибочный результат преобразования, например, при поиске неисправного компонента может привести к его неверному определению. Для того, чтобы избежать влияния случайных сбоев и помех,приходится осуществлять в каждой конт- 2О рольной точке объекта повторное кодирование (преобразование ) двоичного сигнала, что приводит к удвоенным потерям времени. Однако и повторное кодирование не позволяет избежать 25 недостоверного результата в случаях устойчивого совпадения фронта импульса синхронизации и фронта импульса кодируемого сигнала.

Цель изобретения — повышение до- 30 стоверности контроля.

Поставленная цель достигается тем, что в устройство для контроля цифровых узлов, содержащее регистр сдвига, сумматор по модулю два,блок З5 управления, блок индикации, блок переключателей, счетчик, два коммутатора, формирователь одиночного импульса и задающии генератор, причем первый выход блока управления соеди- 4О нен с управляющим входом регистра сдвига, установочный вход которого соединен с первым выходом блока переключателей, .входом сброса блока управления, установочным входом проверяемого цифрового узла, установочным входом формирователя одиночного импульса и установочным входом счетчика, счетный вход которого соединен с вторым выходом блока управления и информационным входом сумматора по модулю два, выход которого соединен с информационным входом регистра сдвига, группа выходов которого соединена с группой входов сумматора по модулю два, группа выходов регистра 55 сдвига соединена соответственно с первой группой информационных входов первого коммутатора, вторая группа информационных входов которого соединена соответственно с группой выходов60 счетчика, выхода переполнения которого соединен с первым входом первой группы информационных входов второго коммутатора, второй вход первой группы информационных входов которого

Ф соединен с выходом формирователя одиночных импульсов, синхровход которого соединен с выходом задающего генератора, с третьим входом первой группы информационных входов второго коммутатора, первый, второй и третий входы второй группы информационных ,входов которого соединены соответственно с выходами останова, запуска и синхронизации проверяемого узла, первый, второи, третий и четвертый выходы второго коммутатора соединены соответственно с первым, вторым,третьим и четвертым информационными входами блока управления, управляющий вход второго коммутатора соединен с вторым выходом блока переключателей, третий выход которого соединен с управляющим входом формирователя оди- ночных импульсов, четвертый выход блока переключателей соединен с управляющим входом первого коммутатора, группа выходов которого соединена с группой входов блока индикации, введены блок задержек, третий коммутатор и. блок анализа достоверности кодирования, причем дополнительный вход блока индикации соединен с выходом блока анализа достоверности кодирования, информационный вход которого соединен с выходом третьего коммута тора и четвертым входом второй группы информационных входов второго коммутатора, информационный выход проверяемого узла соединен с входом блока задержек и входом третьего коммутатора, группа входов которого соединена соответственно с выходами блока задержек, выход синхронизации проверяемого узла соединен с синхровходом блока анализа достоверности кодирования, блок анализа достоверности кодирования содержит два элемента сложения но модулю два, два триггера, два элемента И-НЕ, элемент И, два элемента НЕ и три ключа, причем синхровход блока соединен с первым входом первого элемента сложения по модулю два, второй вход которого соединен с выходом первого ключа, шиной электропитания блока, выходом второго ключа и первым входом второго элемента сложения по модулю два, второй вход которого соединен с .информационным входом блока, выход которого соединен с выходоМ первого элемента НЕ, вход первого ключа соединен с входом второго ключа, входом

-третьего ключа, информационным входом второго триггера и шиной нулевого потенциала блока, выход третьего ключа соединен с шиной электропитания блока и единичным входом первого триггера, синхровход которого соединен с выходом первого элемента И-НЕ, первый вход которого соединен с выходом первого триггера и входом пер$1059576 вого элемента НЕ, второй вход первого элемента И-HE соединен с выходом элемента И, первый вход которого соединен с выходом второго элемента

НЕ, вход которого соединен с выходом второго элемента. сложения по модулю два и синхровходом второго триггера, нулевой вход которого соединен с шиной электропитания блока и. нулевым входом первого триггера, информационный вход которого соединен с выходом первого элемента сложения по модулю два и первым входом второго элемента И-НЕ, выход которого соединен с единичным входом второго триггера, инверсный выход которого 15 соединен с вторым входом элемента И л

Р

1 совпадающей с уровнем логического нуля сигнала синхронизации, при наличии случайной отрицательной помехи, совпадающей с уровнем логического нуля сигнала синхронизации, и при З5 наличии случайной отрицательной ïîìåхи, совпадающей с уровнем логической единицы сигнала синхронизации соответственно.

Устройство содержит регистр 1 сдви(ra, сумматор 2 по модулю два, блок 3 управления, блок 4 индикации, блок 5 переключателей, первый коммутатор 6, счетчик 7, второй коммутатор 8, формирователь 9 одиночного импульса, задающий генератор 10, проверяемый узел 11, который не входит в состав устройства и приводится лишь для пояснения работы устройства, блок 12 анализа достоверности кодирования, третий коммутатор 13 и блок 14 задер 5О жек.

Блок 12 анализа достоверности кодирования содержит триггеры 15 и 16, элементы 17 и 18 сложения по модулю два, элемент И-НЕ 19, элемент И 20, 55 элемент И-НЕ 21, элемЕнты HE 22 и

23.и ключи 24-26.

Ъ

Сущность предлагаемого технического решения состоит в оперативном обнаружении влияния на результат коди- 60 рования случайных сбоев, помех или совпадений фронтов импульсов синхронизации cñимпульсами кодируемой двоичной последовательности. С этой целью на синхровход и информационный „ 65 и вторым входом второго элемента И-.НЕ.

На фиг..1 представлена блок-схема устройства для контроля цифровых узов; на фиг.2 - пример реализации 2О лака анализа достоверности кодирования> на фиг.3 — временная диаграмма работы блока анализа достоверности кодирования при наличии случайной not ложительной помехи, совпадающей с 25 уровнем логической единицы сигнала синхронизациир на фиг.4-6 вЂ,временная диаграмма работы блока анализа достоверности кодирования при наличии случайной положительной помехи 39 входы блока анализа достоверности кодирования подают последовательность синхроимпульсов и кодируемую двоичную последовательность, где осуществляется с высокой точностью анализ фронтов указанных сигналов (обнаруживается помеха длительностью несколько наносекунд ). При обнаружении помехи полученный результат кодирования не используется (осуществляется перекодирование ), если же перекодирование устойчиво .приводит к обнаружению ошибки, то это значит, что ошибка является следствием не случайных помех, сбоя, а устойчивого совпадения фронтов синхроимпульсов и кодируемой двоичной последовательности . В этом случае оператор через третий коммутатор вводит задержку и добивается устранения нежелательного совпадения. В дальнейшем используется результат кодирования, полученный с использованием определенной задержки.

Блок 12 анализа достоверности кодирования предназначен для выявления критических ситуаций, при которых, например, фронт синхроимпульса (на синхровходе блока 12 ) совпадает с фронтом импульса кодируемой двоичной последовательности (на информационном

Входе блока 12 ), при этом на выходе блока 12 анализа достоверности коди рования формируется сигнал, который зажигает индикационный элемент на блоке 4 индикации.

Третий коммутатор 13 предназначен для возможности подачи кодируе-.м сй двоичной последовательности на вход второго коммутатора 8 и информационный вход блока 12 анализа достоверности кодирования с любого из выходов блока 14 задержек. Для этого в качестве, третьего коммутатора

13 может быть использован любой типовой коммутатор на одно направление и на несколько положений по числу вы- ходов блока 14 задержек. Переключение коммутатором 13 осуществляется вручную.

Блок 14 задержек предназначен для искусственного сдвига во времени кодируемои двоичной последовательности, поступающей на вход блока 14 задер-. жек, относительно последовательности синхроимпульсов. В общем случае .блок .

14 задержек: содержит п типовых двух« полюсных элементов задержек с различным временем задержки, входы которых соединены между собой и представляют собой вход блока 14 задержек, а выходы образуют h выходов блока 14 задержек.

Блок 3 управления предназначен для приема от проверяемого узла 11 (через второй коммутатор 8 ) управляк>щих сигналов "Старт", "Стоп" и "Синхронизация" и формирования из указанных вы1059576

8 ного отображения на блоке 4 индикации результатов кодирования с помощью регистра 1 сдвига или счетчика

7. В соответстнии с назначением он представляет собой типовой управляе-.

6S ше сигналов тактирующих управляющих импульсов, сонпадающих по частоте и фазе с сигналами "Синхронизация", но существующих только на интервале нремени, который начинается по сигналу "Старт" и заканчивается по сигналу "Стоп". Блок 3 управления принимает также от проверяемого узла 11 кодируемую двоичную последовательность сигналов (через третий коммутатор

13 ), которая выдается на сумматор 2 по модулю два только на интервале времени между сигналами "Старт" и ."Стоп" ° Кроме того, в блоке 3 управления осуществляется усиление всех перечисленных выше входных сигналов. 15

В соответствии с назначением блок 3 управления содержит четыре несвязанных усилителя, триггер, на дна противоположных входа которого подаются соответственно сигналы "Старт" и 2О

"Стоп", и два элемента И, соединенных с выходом триггера. Указанный выход триггера открывает элементы И при получении сигнала "Старт" и закрывает — при получении сигнала 25

"Стоп". Через один элемент И пропускают кодируемую двоичную последовательность сигналон, а через нторой сигналы "Синхронизация".

Блок 4 индикации предназначен для 30 дешифрации двоичного кода, получаемого (как результат преобразования кодируемои двоичной последовательности ) на регистре 1 сдвига (или на счетчике 7 ), н семисегментный десятичный код, удобныи для визуального восприятия человеком. Кроме того, блок 4 индикации отображает (с помощью светодиода или .другого индикационного элемента) сигнал, поступающий с выхода блока -12 анализа достоверности кодирования. В соответствии с назначением блок 4 индикации содержит дешифратор, на вход которого поступает двоичный код с выхода первого комму- 4 татора 6, семисегментные светодиоды, .

45 соединенные входами с выходом указанного выше дешифратора, и светодиод, отображающий результат работы блока

12 анализа достоверности кодирования. (, Вместо семисегментных светодиодов мо-5 гут быть использованы другие индикационные элементы, например декатроны и т.д.

Регистр 1 сдвига, счетчик и сумма ï 2 по модулю пва поедставляют со- 55 бой типовые узлы вычислительной техники, разрядность которых принципиального значения не имеет и влияет лишь на точность кодирования. Первый коммутатор 6 предназначен для раздельбО мый (через его управляющий вход ) ком/ мутатор на одно направление и два положения.

Второи коммутатор 8 предназначен для подачи на входы блока 3 управления рабочих сигналов "Старт", "Стоп", "Синхронизация" и кодируемой двоичной последовательности (через входы второй группы входов второго коммутатора 8) или в режиме оперативного самоконтроля устройства — их имитирующих сигналов (через входы первой группы входов второго кбммутатора 81. B соответствии с назначением второй коммутатор 8 представляет собой типовой упранляемый (через его второй вход ) коммутатор на четыре направления и два положения.

Необходимо .отметить, что третий вход первой группы входов коммутатора 8 внутри коммутатора, соединен с четвертым выводом первой группы входов для получения четырех входов перной группы входов коммутатора 8 °

Формирователь 9 одиночного импульса представляет собой типовой элемент, формирующий на своем выходе из непрерывной последовательности импульсов, поступающей от задающего генератора 10, только один импульс, совпадающий с подачей на нход формирователя 9 одиночного импульса сигнала, разрешающего его выработку от блока 5 переключателей.

Задающий генератор 10 представляет собой типовой кварцевый генератор, вырабатывающий непрерывную последовательность стандартныХ импульсон, при этом удовлетворяются требования по амплитуде и крутизне фронтон как для самого устройства, так и для проверяемого узла 11.

Блок 5 переключателей содержит четыре независимых переключателя,обеспечивающих установку исходного состояния устройства и проверяемого узла

11, и управление первым коммутатором

6, вторым коммутатором 8 и формирователем 9 одиночного импульса.

Устройство работает следующим образом.

Первый, второи и третии входы второй группы входов коммутатора 8 соединяются соответственно с выходами останова, запуска и синхронизации проверяемого узла постоянно до завершения, например, процесса поиска неисправного компонента. Вход блока 14 задержек соединяется с помощью ручного щупа или антощупа с контрольной точкой проверяемого узла 11.

В блоке 5 переключателей последовательно делаются установки, обеспечивающие через его четвертый выход соединение выходов регистра 1 сдвига с выходами коммутатора 6 и соединение второй группы входов коммутатора 8

1059576

10 с выходами коммутатора 8 и соответственно с первым, вторым, третьим и четвертым информационными входами блока 3 управления.

Кроме того, делается установка в исходное состояние с первого выхода блока 5 формирователя 9, счетчика 7, проверяемого узла 11, блока 3 упранления и регистра 1 сдвига.

Третий коммутатор 13 устанавливается в начальное положение, при котором его выход соединен с его отдельным входом, т.е. без участия блока 14 задержек ° Сигнал установки в исходное состояние разрешает начало стимуляции проверяемого узла jS

11 (с помощью внутреннего, как н рассматриваемом примере,или внешнего стимулятора ). В результате возбуждения проверяемого узла 11 в его выбранной контрольнои точке но времени 70 разворачивается совершенно определенный динамический двоичный процесскодируемая двоичная последовательность, которая с выхода третьего коммутатора 13 поступает на второй вход блока 12 анализа достоверности кодирования и на четвертый вход второй группы входов второго коммутатора 8, затем через его четвертый вход далее на четвертый информационный 3О вход блока 3 управления. Затем кодируемая двоичная последовательность с сформированными сигналами "Старт" и "Стоп", поступающими соответственно .ва второй и первый входы блока 3 управления через коммутатор 8 с ныходон останова и запуска соответственно узла 11, через информационный выход блока 3 управления выдается для кодирования на вход сумматора

2, в котором побитно суммируется с соответствующими битами цепи обратных связей, соединяющей выходы регистра

1 сдвига и нходы сумматора 2. При этом, по тактирующигл синхроимпульсам, поступающим на информационный вход регистра 1 сдвига с информационного выхода блока 3 управления (на третий информационный вход блока 3 управления синхроимпульсы поступают с выхода синхронизации проверяемого узла 50

11 через третий вход второй группы входов второго коммутатора 8 и его управляющий выход ), содержимое регистра 1 сдвига сцвигается по каждо агу синхроимпульсу на один разряд от 55 младших разрядов к старшим, при этом в младший разряд регистра 1 сднига записывается результат .суммирования, поступающий с выхода сумматора 2 на первый вход регистра 1 сдвига.

По концу интервала кодирования (между моментами старт и стоп) прекращаются прием информации в регистр

1 сдвига и сдвиги информации в нем.

Содержимое рег;-.стра 1 сдвига результат кодирования двоичной последовательности — через первый коммутатор б передается на блок 4 индикации, где и отображается в преобраэонанногл компактном виде.

Одновременно с рассмотренным выше процессом кодирования н блоке 12 анализа достонерностн кодирования осуществляется Оценка достоверности самого процесса кодирования. Перед началом кодирования двоичных последовательностей устанавливаются в необходимые положения ключи 24-26. Ключом

26 осуществляется установка исходного состояния блока 12: При этом возМсжЕН ГГОИО-- -а Г ОтРИЦатЕЛЬНЫХа таК и полож .,i ель вы ":: и! лпуль сон помехи (сО"

Отнетстнуе:. разомкнутое или замкнутое положение люча 24 ), Аналогично с помощью ключ;:.=, 25 может быть задана полярность игл †:óëüñoí синхронизации, постыла. ищи-,,г.: а нкод первого элеменсложен:-:.я по модулю два. Очередной импульс кодируемой двоичной по.следонательности через элемент 18 сло..*; ния по модулю два запоглчнается триггером 15 через его скнхронход.

Незадолго до этого момен".à на выходе первого элемента HE 22 появится

I низкий уровень и на втором элементе И 20 Отсутствуют услония логического coc=oÿíèÿ, Во время фазы поиска на единичном входе триггера 15 действует ниэкии урОнень поскОльку ныхОд элемен- та И-НЕ 19 соединен с единичным входо:триггера,15-,Так как на нулевом нхс-де триггера 1=- дейс" âó- åò -,высокий уровень, этот уровень должен оставаться на протяжении всей фазы поиска., В

ПРОТИВНОМ СЛУЧаЕ На ВЫХОДЕ ЗЛЕмЕНХа

HH 22 появится высокий уронен= и элемент И 20 выдает имггульса :.Оторый запустит триггер 16 по синхронходу, Далее через элемент НЕ 23 на выходе блока . 12 анализа достоверности кодиронания появится сигнал, который зажжет светоизлучающий элементв блоке

4 индикации и будет светиться до тех пор, пока оператор не замкнет ключ 26.

Элемент И-НЕ 21, выход которого соединен с синхронходом триггера 16, предотвращает потери информации после обнаружения помехи. Сброс триггера 15 осуществляется через первый элемент И-НЕ 19 и подготавливает триггер к приему очередного импульса кодируемой двоичной последователь-.-: ности, Благодаря этому н схеме нет нремени, когда Она может пропустить помеху. Однако возникают ситуации при которых возникают ложные сигналы помехи, ксгда переход входного сигнала имеет место сразу же после сигнала синхронизации, Чтобы устранить а эти ложные сигналы, сигнал на единич1059576

12 ный вход триггера 16 подается через первый элемент 17 сложения по модулю два, который выполняет роль буферного каскада.

Более подробно рассмотрим работу блока 12 с помощью временных диаграмм фиг.3-6

В верхней части фиг.3 (верхние двенадцать сигналов )представлена временная диаграмма работы блока 12 при отсутствии помехи, а в ее нижней части (нижние девять сигналов) - при наличии случайной положительной помехи (заштрихованный импульс), совпадающей с уровнем логической единицы сигнала синхронизации.

Для всех рассматриваемых :на фиг.4-6 случаев в качестве входных сигналов блока 12 выбраны одни и те же сигналы. Для упрощения временных диаграмм эти сигналы на фиг.4-6 не повторяют- 20 ся, а возникающая в цепи данных помеха показана непосредственно наложенной на сигнал на выходе элемента 18 заштрихованный импульс на фиг.3-6

Как следует из представленных времен-25 ных диаграмм, любая опасная по амплитуде помеха обнаруживается блоком

12, если на выходе элемента 18 она представлена как положительный импульс, наложенный на уровень логи- 30 ческого нуля данных и совпадающий с уровнем логического нуля синхроимпульса на выходе элемента 17. Именно с этой целью ключи 25 и 24 должны быть соответственно для случая, пред- 35 ставленного в нижней части фиг.3, разомкнут и замкнут, для случая, представленного на фиг.4, замкнут и замкнут, для случая, представленного на фиг.5, замкнут и разомкнут, и для 40 случая, представленного на фиг.б, разомкнут и разомкнут.

После установки ключей 25 и 24 в положения, определяемые характером действующей в объекте помехи, путем кратковременного замыкания ключа 26 блок 12 устанавливается в исходное положение. При этом по перепаду сигнала от "1" к "0" (сигнал кл.26 на фиг.3) триггер 16 устанавливается в единицу, а на .выходе элемента НЕ 23 (на выходе блока 12) формируется сигнал с уровнем логического нуля (вых.эл.16 и 23 на фиг.3).

Этому неизменному состоянию соответствует отсутствие помехи в процес- 55 се контроля объекта (верхние двенадцать сигналов на фиг.3 ). Общей логикой работы блока 12 также является то, что по каждому перепаду от "0" к "1" на синхровходе триггера 15 60 (вых.эл.18 ) указанный триггер уста= навливается в нулевое состояние, а через обратную связь, соединяющую выход триггера 15 через элемент И-НЕ

19 с его вторым входом, указанный триггер через короткое время (соизмеримое с временем срабатывания триггера ) вновь устанавливается в единичное состояние (вых.эл.15 и 19 на фиг.3 ).

В отсутствии помехи на выходе элемента И 20 сохраняется неизменным уровень логической единицы, так как входные сигналы указанного элемента (вых.эл.) 15 и 22 в верхней части (фиг.3) находятся всегда в противофазе. При этом на выходе элемента 21 сохраняется уровень логического нуля, так как на его входах остаются неизменными уровни логической единицы (вых.эл.16 и 20 .в верхней части фиг.3 ). Триггер 16 сохраняет свое исходное состояние (вых.эл.16) °

При наличии помехи (нижняя часть фиг.3) в момент формирования ее переднего фронта (по пеоепаду от "0" к

"1") через синхровход триггер 15 установится в нулевое состояние, а в единичное состояние установится через его единичный вход (через цепь обратной связи )только в момент перепада от "0" к "1" очередного синхроимпульса. В результате Этого на выходе элемента 20.вырабатывается отрицательный импульс, сформированный на интервале совпадения единичных уровней его входных сигналов (нижняя часть фиг.3, вых.эл.15, 22 и 20 J. Как следствие, на выходе элемента 21 сформируется уровень логической единицы, передний фронт которого переключит триггер 16 из единичного состояния в нулевое, в результате чего на выходе блока 12 сформируется уровень единичного состояния, сигнализирующий о наличии помехи (вых.эл.16 и 23).

Аналогичным образом блок 12 работает при действии помех другого характера (фиг.4-6 ).

Использование предлагаемого устройства в режиме счета перепадов, а также в режиме оперативного самоконтроля полностью рассмотрены в прототипе и здесь не имеют принципиального значения.

Контроль проверяемого узла 11, а также поиск неисправного компонента в нем осуществляется с помощью предлагаемого устройства путем описанного выше процесса кодирования динамики работы проверяемого узла 11 в его характерных контрольных точках и сравнения получаемых реальных ключевых слов с соответствующими эталонными.

С помощью предлагаемого устройства также получают эталонные ключевые слова. При этом, получив очередное ключевое слово, проверяют не зажжется ли индикатор блока анализа достоверности кодирования. Если он не

14

13

1059576 зажегся, переходят и получению ключевого слова в очередной контрольной точке проверяемого узла 11 (переносят в другую контрольную точку щуп и осуществляют очередное кодирование).

Если же укаэанный индикатор зажегся, полученное ключевое слово недостоверно, при этом осуществляют перекодирование с использованием одной из задержек блока 14 задержек, вводимой с помощью третьего коммутатора 13. При этом регистрируется ключевое слово и положение третьего коммутатора 13,кс=торым соответствует незажигание инди катора блока 12 анализа достоверности кодирования и т.д. для всех контроль-15 ных точек проверяемого узла 11.

При регистрации технического состояния проверяемого узла (т.е. при получении эталонных ключевых словI) с помощью предлагаемого устройства вре- 2О менные затраты сокращаются примерно в два раза эа счет отсутствия необходимости, повторного кодирования, позволяющего избе>кать случайные сбои и помехи. Факт отсутствия случайных сбоев и помех в предлагаемом устроистве индицируется.

Экономический эффект от применения предлагаемого устройства сказывается и при контроле, и при поиске неисправных, компонентов.

Кроме того, существенное преимущество предлагаемого устройства в отличие от прототипа состоит в воэмо>кности определения, (также будет зажигаться индикатор блока анализа достоверности кодирования устойчивого наложенвя фронтов синхроимпульса и импульса кодируемой двоичной последовательности, что также повышает достоверность получения эталонных ключевых слов, контроля цифровых узлов и поиска в. них неисправных компонентов.

10595 76

"059576

Вход1

Вход2 ко# м.23я23. Вымпел. 17

М2 3акк, Игл, 18

° al ФВЮ \ВЮВ ФВЮВ 4ВЮВ

Вых. sn. 15

Ваа.яд/У

Вм . злЯЯ

Еых;ы20

Вмк ю,Г1

Вюхм1Þ

Выхзл25 ка25раь ВыхзМ7 кй.24зпик, Выхэл. 18

Вых,АР дюхзл/У

Вык.Зла

Ь хямТа

Bblх м21

ВыхЗЛ1о

ВухзлЛ

10595 76 кл25зюк. Вжи/7 кп.24раз. Вьян. 18

Выел/У йи.зл/У

Выхзл.22

Вых. an 20

Выл.зл. 2/

ВыхюЮ

Выхзл23

Фиг.4

m25saw. Вых.зл. П кл24раз Вюх,ул /8

Вых..м/5 Ьи,зл О

Выхзл22

Вых.эл.20. «Ьи.щ2/

Выхзлб

Выел 3

1059576 ка25раз. Вых.эл. П каР4ро. Boar. м 8

Зьа,an /Ó

8blL36

8nsx.м,ЯГ

Ba»xaSB

Юи зл D

8идЗЛ N

Составитель Н.Торопова

Редактор Ю.Ковач Техред М.Надь Корректор А. Тяско »

Заказ 9842/53 Тираж 70б Псдписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.4 д.4/5

Филиал ППП "Патент", г.Ужгород, ул.Проектная, 4