Интерполятор

 

ИНТЕРПОЛЯТОР ПО авт.СВ. 765821, о т л и ч а ю ц я и с я. тем, что, с целью покшения точности интерполирования, в.него введены дополнительные ключ и запо1лингйощий элемент,соединенные последо вательно и включенные между выходом выходного интегратора и третьим входом первого сумматора, четвертый вход которого соединен с выходами . пятого и шестого ключей,

09) 01):

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

359 G 06 С 7 30

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

) (ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

".(61 ) 765821 (21) 3234156/18-24 (22) 12.01.81 (46 ) 15. 12. 83. Бюл. Р 46. (72 ) A.Ô. Кургаев и В. Н. Коробейников . (71) Ордена Ленина институт кибернетики им. В.И.Глушкова (53) 681.335(088.8) (56) 1. Авторское свидетельство CCCP Р 765821, кл. G.06 G 7/30, 1978

:(прототип). (54) (57) ИНТЕРПОЛЯТОР по авт.св.

Р 765821, о т л и ч а ю ц и и с я. тем, что, с целью повышения точности интерполирования, в него введены дополнительные ключ и запоминающий элемент:,.соединенные последовательно и включенные между выходом выходного интегратора и тратъим входом первого сумматора, четвертый вход которого соединен с выходами . пятого и шестого ключей.

1061157

Изобретение относится к вычислительной технике и может быть исполь . зовано для воспроизведения функций при выводе информации на электронно-лучевые трубки, графопостроители и исполнительные механизмы в управ ляющих вычислительных машинах.

По основному авт.св.Р 765821, из вестен интерполятор, содержащий выходной интегратор, выход которого подключен к одному из входов первого сумматора, другой вход которого ..является входом интерполятора, выход) первого сумматора через первый ключ связан с входом первого запоминающего лемента, и первый блок нелинейной интерполяции, включающий ряд цепей, каждая из которых состоит из последовательно соединенных сумматора, ключа, запоминающего элемента и интегратора„входы сумматора первойg цепи подключены соответственно к выходу первого сумматора и к выходу первого запоминающего элемента, первый вход сумматора каждой последующей цепи соединен с выходом сумматора 25 предыду1цей цепи, другой вход интегратора предыдущей цепи соединен с выходом интегратора последующей цепи, выход запоминающего элемента каждой цепи соединен с остальными входами 30 интеграторов всех предыдущих цепей, в цепи обратной связи интеграто" ра каждой цепи блока нелинейной интерполяции включен разрядный ключ, второй блок нелинейной интерполяции 35 выполненный аналогично первому блоку нелинейной интерполяции, второй и третий сумматоры, второй запоминающий элемент и .пять ключей, при этом . выход первого сумматора через второй ключ соединен с входом второго, запоминающего элемента, выход первого и второго запоминающих элементов со ответственно через третий и четвер ; тый ключи соединены с первым входом выходного интегратора, выходы. интег- 45 ратора первой цепи и запоминающих а элементов всех цепей первого блока нелинейной интерполяции подключены к входам второго сумматора, выходы

oíòåãðàToðà первой цепи эапоминающик 5О элементов всех цепей второго блока нелинейной интерполяции подключены к входам третьего сумматора, выходы . второго и третьего сумматоров соеди. нены с вторым входом выходного ин-, 55 .тегратора соответственно через пятый и шестой ключи, входы сумматора первой цепи второго блока нелинейной интерполяции соединены соответствен но с выходом nepsoro сумматора и вы Щ ходом Ъторого запоминающего элемента вторые входы сумматора второй и всех последующих цепей каждого блока нелинейной интерполяции соединены с выходами запоминающих элементов пре дыдущих по номеру цепей второго блока нелинейной интерполяции j1) .

Недостатком известного интерполятора является большая погрешность интерполирования, вызванная ускоренным выделением и запоминанием приращений функции.

Цель изобретения — повышение точ" ности интерполирования.

Для достижения цели в интерполятор введены дополнительные ключ и запоминающий элемннт, соединенные . последовательно и включенные между выходом выходного интегратора и тре-" тьим входом первого сумматора, четвертый вход которого соединен с выходами пятого и шестого ключей.

На чертеже представлена схема предлагаемого интерполятора.

Интерполятор содержит первый сумматор 1, выход интегратора 2, ряд цепей, состоящих из сумматоров 3 запоминающих элементов 4 и ключей 5, ключи б и 7, дополнительный ключ 8, запоминающие элементы 9 и 10, RJII0» чи 11 и 12, интеграторы 3 с разрядными ключами 14, сумматоры 15 и 16, ключи 17 и 18 и дополнительный запоминающий элемент 19.

В каждой цепочке сумматор 3, ключ

5 и запоминающий элемент 4 соединены последовательно и подключены ко входам интеграторов 13 и сумматоров

15 и 16, выходы которых через кл очи 17 и 18 соответственно подсоединены к первому входу выходного интег- . ратора 2, Второй вход интегратора 2 соединен с выходами ключей 11 и 12, которые подключены к выходам запомис нающих элементов 9 и 10, входами подключенных через ключи б 7 к выходу входного сумматора 1.

Интерполятор работает следующим образом.

Входное напряжение поступает на первый вход сумматора 1 и вычитается с напряжениями обратной связи, поступающими на другие входы сумматора 1.

Работа интерполятора различна для четных и нечетных периодов интерполирования T. Например, в четные интервалы времени замкнуты ключи 5 и 14 четных цепочек, ключи 6 и 12 и ключ 18, остальные ключи разомкнуты. В нечетные интервалы времени замкнуты ключи 5 и 14 нечетных цепочек, ключи 7 и 11 и ключ. 17.

Это приводит к тому, что в четные интервалы времени. выходы запоминающих элементов 4 и интеграторов 13 четных цепочек оказываются отключенными от второго- входа выходного интегратора 2, входы же запоминающих эле« ментов 4 этих цепочек подключены при этом замкнутыми ключами 5 к выходам сумматоров 3 этих цепочек, т.е. к

1061157

ВНИИПИ Заказ 10042 52 Тираж 706 Подписное

Филиал ППП Патент, г.ужгород,ул,Проектная,4 выходам цепи формирования приращений интерполируемых функций второго, третьего и более высокого порядков

Выходы запоьжнающих элементов 4 и интеграторов 13 нечетных цепочек в четные периоды интерполирования подключены ко второму входу выходного интегратора 2, к первому входу которого подключен выход запоьынающего элемента 10. Входы же запоминаю-1О щих элементов 4 этих .цепочек отключены от выходов сумматоров З.При этом в четные интервалы времени .Т нечетные цепочки участвуют в формировании выходного напряжения, а четные цепоч-15 ки подготавливаются к работе, в нечетные же интервалы времени участвуют в формировании выходного напря-. жения четные цепочки, а нечетные— подготавливаются к работе. 20

В четные интервалы времени Т заряжается запоминающий элемент 9 интерполятора и запоминающие элементы

4 четных цепочек, а в нечетные интервалы времени заряжается запомина- 25 ющий элемент 10 интерполятора и запоминающие элементы 4 нечетных цепочек.

В запоьжнающих элементах 9 и 10 выделяются и запоькнаются приращения Зо интерполируемой функции первого по-. рядка в четные периоды в запоминающем элементе 9, в нечетные периоды в запоминающем элементе 10.

Приращения интерполируемых функций второго порядка запоминаются поочередно в запоминающих элементах

4 второй (в четные интервалы вреьуни» и третьей (в нечетные интервалы времени) цепочек. Приращения третьего порядка соответственно в запоминаю- 4О щих элементах 4 четвертой и пятой цепочек и т.д.

До момента окончания очередного

; цикла интерполирования функций ключ 45

8 интерполятора замкнут, и в дополнительный запоминающий элемент 19 записывается напряжение с выхода интегратора 2. В момент времени окончания очередного цикла интерполиро- 5Q вания ключ 8 размыкается и на выходе дополнительного Запоминающего элемента 19 устанавливается напря.жение, равное по величине напряжению на выходе интегратора 2, Пусть следу- 55 ющий интервал времени нечетный. К его началу в запоминающем элементе 9 и в запоминающих элементах 4 второй и четвертой цепочек зафиксированы значения приращений интерполируемых функций.

В момеит времени t замыкаются ключи 14 нечетных цепочек и ключи

11 и 17, а также ключи 5 нечетных цепочек и ключ 7 интерполятора. Oc., тальные ключи размыкаются.

Входное напряжение поступает на первый вход сумматора 1 интерполятора.

На втрой вход сумматора 1 поступает инвертированное напряжение обратной связи с выхода интегратора 2. На третий вход сумматора 1- поступает постоянное напряжение с выхода дополни» тельного запоминающего элемента 19, а на четвертый вход — через замкнутый ключ 17 напряжение .с выхода сумматора

15..

Выходное напряжение сумматора 1 равно инвертированному значению пер-, вого приращения функции на следующем интервале интерполирования. Это напряжение запоминается в запоминающем элементе 10 интерполятора. На выходах сумматора 3 третьей и пятой цепочек интерполятора формируется и затем запоминаются до момента време ни t = t +д в соответствующих запо1 минающих элементах 4 приращения второго и третьего порядка.

В момент времени t>+at ключи 5 нечетных цепочек и ключ 7 размыкаются и замыкается ключ 8, подключая выход интегратора 2 ко входу дополнительного запоминающего элемента 19, в ко. тором затем до окончания текущего интервала интерполирования записывается выходное значение напряжения интерполятора, На следующем (четном) интервале интерполирования Т приращения функций записываются в запоминающие элементы 4 четных цепочек и запомина. ющий элемент 9 интегратора, а ин- . тегрируются приращения функций, за помненные на предыдущем интервале интерполирования, в запоминающих элементах 4 нечетных цепочек и запоминающем элементе 10.

В предложенном интерполяторе методическая погрешность определения первого приращения, вызванная ускоренным выделением и запоминанием приращений, исключается полностью, так как на четвертый выход сумматора 1 подается напряжение, вели чина которого в точности совпадает в момент. времени t 5t со значением погрешности Е hx,и противоположна по знаку.

Положительный. эффект исключения погрешности интерполирования, вызванной ускоренным выделением и запоминанием приращений функций, достигается за счет введения дополнительной связи между узлами: четвертый вход сумматора. 1 соединен через ключи 17 и

18 с выходами сумматоров 15 и 16 нелинейности.