Линейный интерполятор

 

ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР, содержащий последовательно соединенные регистр и цифроаналоговый преобразователь, выход которого подключен ко входам ц каналов, каждый из которых состоит из сумматора, первый вход которого является входом соответствующего канала, а выход через первый и второй ключи соединен соответственно со входами первого и второго запоминающих блоков, выходы которых подключены соответств .енно к входам третьего и четвертого ключей и интегратора, выход которого является выходом канала и через последовательно соединённые пятый ключ -и третий запомингиотий блок подключен ко второму входу сумматора, отличающийся тем, что, с целью расширения класса воспроизводимых функций, в kaждый из каналов введены дополнительный сумматор, два цифровых управляемых резистора, два масштабныхрезистора и блок задания шага интерполирования , выходы которого соединены с управляющими входами перво (Л го и второго цифровых управляемых резисторов, первый из которых включен между входом и выходом дополнительного сумматора, а второй а между выходами третьего и четвертого ключей и входом интегратора, входы дополнительного сумматора через первый и второй масштабные резисторы соединены соответственно с вы4;; ходами интегратора и третьего запоминающего блока, а выход подключен to к третьему входу сумматора. о 00 сх

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУВЛИН

3(512 G 06 G 7 30 с

ОПИСАНИЕ ИЗОБРЕТЕНИЯ:

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОсудАРстВенный номитет сссР по делАм изоБРетений и отнРытий (21) 3433137/18-24 (22) 30.04.82 (46) 15.09.83. Бюл. 9 34 (72) А.Ф.Кургаев и В.H.Kîðît5åéâèêîâ (71) Ордена Ленина институт кибернетики АН Украинской CCP (53) 681.335(088.8) (56) 1. Коробейников В. Н. Исследование и разработка вопросов преобразования информации в устройствах графического взаимодействия экспериментатор — малая ЦВМ ., Диссертация на соиск.учен. степени канд. техн. наук, Киев, 1973, с.129-134.

2. Авторское свидетельство СССР

9 698012, кл. G 06 G 7/30, 1978.

3. Авторское свидетельство СССР

Ф 883925, кл. G 06 G 7/30, 1980 (прототип). (54)(57) ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР содержащий последовательно соединенные регистр и цифроаналоговый преобразователь, выход которого подключен ко входам 33. каналов, каждый из которых состоит из сумматора, первый вход которого является входом соответствующего канала, а выход через первый и второй ключи сое„„SU„„1042038 A динен соответственно со входами первого и второго запоминающих блоков, выходы которых подключены соответственно к входам третьего и четвертого ключей и интегратора, выход которого является выходом канала и через последовательно соединенные пятый ключ .и третий запоминающий блок подключен ко второму входу сумматора, отличающийся тем, что, с целью расширения класса воспроизводимых функций, в каждый иэ каналов введены дополнительный сумматор, два цифровых управляемых резистора, два масштабных. резистора и блок задания шага интерполирования, выходы которого соеди- ф иены с управляющими входами первого и второго цифровых управляемых резисторов, первый иэ которых включен между входом и выходом допол- { нительного сумматора, а второй" между выходами третьего и четвертого Я ключей и входом интегратора, входы дополнительного сумматора через первый и второй масштабные резисторы соединены соответственно с выходами интегратора и третьего запоминающего блока, а выход подключен к третьему входу сумматора.

1042038

Изобретение относится к вычислительной технике и может быть использовано для воспроизведения . функций при выводе информации на электроннолучевые трубки, графопостроители и исполнительные механизмы в управляющих вычислительных системах.

Предлагаемый линейный интерполятор служит для вопроизведения функций вида (0

Недостатками устройства являются: большая разрядность регистра, которая равна произведению rn.ï,ãäå rn— разрядность представления ординат одной иэ функций (1), à /n — количество функций (1); большое число (n) цифроаналоговых преобраэовате лей, так как в каждой из цепочек должен быть отдельный цифроаналоговый преобразователь; узкий класс воспроизводимых функций, ограниченный реализацией восстановления функций времени с постоянным ша60 х„= х„() х2 х2(t) х „(t) 15 где параметром t является время.

Известен линейный интерполятор, содержащий регистр, выход которого соединен с параллельными цепочками, каждая иэ которых содержит последовательно соединенные цифроаналоговый преобразователь, сумматор,,ключ, запоминающий блок и интегратор, выход которого подключен ко второму входу сумматора, выход интегратора является выходом цепочки, а выходы цепочек — являются выходами устройства (11.

Погрешность интерполирования в данном интерполяторе вызвана тем, что процесс запоминания приращения 0 функций в запоминающих блоках происходит одновременно с процессом интегрирования этих приращений интеграторами.

Известен также линейный интер- 35 полятор, использующий два запоминающих блока благодаря разделению во времени процессов записи информации в запоминающий блок и интегрирования. Устройство содержит регистр, соединенный с параллельными цепочками, в каждой из которых вход цифроаналогового преобразователя соединен с выходом регистра, а выход соединен с первым входом сумматора, выход которого через ключи подключен ко входам двух запоминающих блоков, чьи выходы через другие ключи соединены со входом интегратора, выход которого является одним иэ выходов устройства и подключен ко второму входу сумматора (2 ). гом интерполирования, и высокие затраты оборудования памяти электронной вычислительной машины, вызванные необходимостью хранить в памяти машины и выдавать через равные промежутки времени на вход устройства значения функции, вне зависимости от поведения функции на интервале интерполирования.

Наиболее близким по технической сущности к предложенному является линейный интерполятор, содержащий регистр, выход которого соединен со входом цифроаналогового преобразователя. Выход последнего соединен с первыми входами сумматора параллельных каналов, в каждом из которых выход сумматора через ключи соединен со входами запоминающих. блоков, чьи выходы через ключи подключены ко входу интегратора. Выход интегратора соединен с третьим входом сумматора этого канала, второй вход которого в каждом из каналов подключен к выходу запоминающего блока, чей вход через ключ соединен с выходом интегратора. Выходы интегратора являются выходами каналов и выходами линейного интерполятора C3 7.

Недостатки прототипа заключаются в уэос....:, ласса воспроизводимых функций, ограниченного реалиЗацией восстановления функций времени с постоянным шагом интерполирования.

Ii«ль -i.з.,бретения -. расширение класса воспроизводимых функций, Для достижения цели в линейном интерполяторе, содержащем последовательно соединенные регистр и цифроаналоговый преобразователь, выход которого подключен ко входам и каналов, каждый из которых

"остоит из сумматора, первый вход которого является входом соответствующего канала, а выход через первый и второй ключи соединен соответственно со входами первого и второго запоминающих блоков, выходы которых подключены соответственно к входам третьего и четвертого ключей и интегратора, выход которогo является выходом канала и через последовательно соединенные пятый ключ и третий запоминающий блок подключен к второму входу сумматора, в каждый канал введены дополнительный сумматор, два цифровых управляемых резистора, два масштабных резистора и блок задания шага интерполирования, выходы которого соединены с управляющими входами первого и второго цифровых управляемых резисторов, первый из которых включен между входом и выходом дополнительного сумматора, а второй — между выходами третьего и четвертого ключей и входом интегратора, входы дополнительного

1() 42 38 сумматора через первый и второй масштабные резисторы соединены соответственно с выходами интегратора и третьего запоминающего блока, а выход подключен к третьему входу сумматора.

На фиг.l представлена структурная схема предлагаемого линейного интерполятора на фиг.2 - временная диаграмма синхронизирующих сигналов.

Линейный интерполятор (фиг,l) содержит регистр 1„ выход которого соединен со входом цифроаналогового преобразователя 2. Выход последнего соединен .с.первым входом сумматора 3 параллельных каналов, в каждом из ко- 15 торых выход сумматора 3 через ключи и 5 соединен с входами запоминающих блоков 6 и 7, ключи 8 и 9, интегратор 10. Выход интегратора 10 через ключ 11 соединен со входом запоминаю-20 щего блока 12, выход которого подключен ко второму входу сумматора 3. Цифровой управляемый резистор

13 включен между выходами ключей 8 и 9 и входом интегратора 10. Цифровой управляемый резистор 14 включен

25 в цепь обратной связи дополнительного сумматора 15„ выход которого подключен к третьему входу сумматорареэисторы 16 и 17 соединены соответственно с выходами интегратора 10 и запоминающего блока 12. Управляющие входы цифровых управляемых резисторов 13 и 14 соединены с выходом блока

18 задания шага интерполирования.

Вход 19 регистра 1 является цифровым входом интерполятора,. выходы 20 интеграторов 10 являются выходагя каналов.

На временной диаграмме синхрони- 40 эирующих сигналов применительно к трехканальному линейному интерполятору (фиг.2) обозначены: С <, С1>,.

С1 — сигналы синхронизации изме1 нения шага интерполирования пер- 45 вого, в-.îðîãî и третьего каналов со- ответственно; Т., (> T <>, Р <> )

Т(4 — длительность (постоянная .

I времени интегрирования) первого, второго, третьего и четвертого шага интерполирования первого канала;

Т (, Т2 2 > Т2 Э, Т 2 y — длительность первого, второго, третьего и четвертого шага интерполирования второго канала; Т 3 „ l} Т32 / Т3 ., (55

Т з,, T -длительность первого, второго, третьего, четвертого и пятого шага интерполирования тре1 тьего канала; CZ <, С <, Cg,g синхронизирующие сигналы, управляющие последовательностью записи прираще- 60 ний функции (1) в запоминающие блоки 6 и 7 различных каналов; С 1 синхрониэирующие сигналы, управляющие подачей на вход регистра 1 значений функции x „(t) и записью 65 приращений этой функции в запоминающие блоки 6 и 7 первого канала; С . Ъ,2 синхронизирующие сигналы, управляющис. подачей на вход регистра 1 значений функции х2() и записью приращений этой функции в запоминающие блоки 6 и 7 второго канала; С.з — синхронизирующие сигналы, управляющие подачей на вход регистра 1 значений функции х (t) и записью приращений этой функции в запоминающие блоки

6 и 7 третьего канала;. „ — период обслуживания каналов электроникой вычислительной машиной, 1 „„ =Т где Т ;„ — длительность мийимального шага йнтерполирования; t — интервал времени, выделяемый на обслуживание электронной вычислительной машиной одного иэ параллельных каналов, At = з „ / (n+1), где n — число каналов интерполирования; t текущее время.

Интерполятор работает следующим образом.

Каждый из параллельных каналов восстанавливает функцию независимо от других каналов. Синхронизация совместной работы параллельных каналов осуществляется только для. цепей, участвующих в обмене информации с электронной вычислительной машиной.

Работу каждого из каналов можно представить состоящей иэ двух компонентов: процесса интегрирования..приращений и процесса выделения и запоминания приращений.

Нроцесс интегрирования выполняется следующим образом.

До момента окончания очередного

j-го шага интерполирования одной из функций (1) ключ 11 замкнут и в запоминающий блок 12 записывается напряжение с выхода соответствующего интегратора 10.В момент времени окончания )-го шага интерполирования ключ 11 размыкается и на выходе блока 12 устанавливается напряжение х (.), равное по величине и противоположное по знаку напряжению на выходе соответствующего интегратора

10. К этому моменту времени на выходе одного из запоминающих блоков, на пример первого из запоминающего блока 7, устанавливается напряжение, равное по величине приращению функ )(() 1 К()+1 1) (./+1 )

x (t> ) на интервале времени

t E(t +<, t) . В этот же момент времени (t ) размыкается ключ 8 и замыкается ключ 9, подключен выход запоминающего блока 7 к цифровому управляемому резистору 13 и под управле нием кода с выхода блока 18 задания шага интерполирования устанавлива« ются определенные сопротивления циф ровых управляемых резисторов 13 и 14.

Начинается интегрирование с новым шагом, величина которого определя1042038 ется установленным значением сопротивления соответствующего цифрового управляемого резистора 13. После окончания этого шага интерполирования ключи 9 и 11 размыкаются, замыкается ключ 8 и устанавливаются но- вые значения сопротивлений цифровых управляемых резисторов 13 и 14.

Выделение и запоминание в запоминающих блоках 6 или 7 приращений функций выполняется следуюшйм обра- )О эом.

Параллельные каналы обслуживаются электронной вычислительной машиной циклически с периодом, равным таким образом, что перный ка- )5 нал обслуживается в течение интервала времени А t r, второй - Л t g треTHA - Qt. g H T.g., d „- } 2-1 3-... = (..

Эти интервалы следуют последовательно один за другим. Причем <-тый ка- 7() нал обслуживается электронной вычислительной машиной только н том случае, если н момент начала очередного периода t „ произошло изменение в этом кайале предыдущего шага ин- терполирования. Если же предыдущий шаг интерполирования для канала не окончился, а продолжается на текущий период t,, то соответствующий интервал времени at > выдерживается без использования. В случае необходимости обслуживания k-го канала в течение времени at осуществляет% ся выдача из электронной вычислитель ной машины цифрового кода очередного значения восстанавливаемой функ-. ции х1 (t)+g ), причем этого значения в регистр 1, преобразование его в соответствующее значение напряжения на выходе цифроаналогового преобразователя 2, вычисление приращения 40 ах на выходе сумматора 3 и запись н запоминающий блок 6 или 7 k-ro кана-. ла. Причем приращения йх функции, х,() для (j+2) -ro шага йнтерполирования вычисляются и запоминаются в начале (+1)-го шага интерполирования. Вычисление приращения d х (1.,»

t +1 ) выполняется на интервале нре1 мени te(t>+(k-1) dt; t>+kit) в соотствии с формулой

t-t °

1/ <2 )ч) м(° 2) (X>(t ) т где х (t.+2 ) — напряжение, сохраняемое йа выходе цифроаналогового преобразователя 2 н течение интервала времени a t >, т. е. t e (t j+ (k-1) а ;

t>+kdtJ, и соответствующее значению 6О функции х(,(1), которое должно быть достигнуто на выходе 20 k-го канала в момент времени t> q2 +ТК у+1+Т (+2, т. е. к моменту окончания (j+2) -го шага интерполирования; 65

Д 1(t « tj) хВ()+1) х1(3 ) напряжение, соответствующее приращению функции х (t) на интервале времени (t>+„, t > g, и записанное в один из запоминающих блоков 6 или 7, например н блок 7, k-го канала в начале

i-го шага интерполирования. Это .значение хранится в соответстнующем запоминающем блоке 7 до окончания (j+1)-rî шага интерполирования, длительность которого равна Т;, . к у+1 х 1 (1 ) — напряжение, достйгнутое а выходе 20 k-го канала в момент времени и записанное в запоминающий блок 12 обратной связи в конце i-rn шага интерполирования;

Т ) +1 — длительность ()+1) -ro шага интерполирования 1-ro канала.

Формирование и запоминание в одном из запоминающих блокон 6 или 7 приращений функции (1) выполняется в следующей последовательности.

В течение времени OT начала (j +1) -го шага интерполирования до момента окончания обслуживания предыдущего (k-1)-го канала, т.е. на .интервале t е(t,t +(k-1)atj,.в

k-том канале замкйут только ключ, обеспечивающий, подачу на вход интегратора 10 этого канала напряжения, соответствующего приращению функции х g на (j+1)-м интервале интерполирования, т.e. taft-,t +T )

Пусть, например, значение

4х ),(ь ...t ) хранится н первом запоминающем блоке 7, тогда на интервале t E jt>.,tj+ (k -1)dt) замкнут только ключ 9, остальные ключи 4,5,8 и 11 этого канала разомкнуты.. В момент времени t = t +(k-1)dt замыкается на время t ключ 4 1 -ro

3 канала и одновременно на вход 19 регистра 1 из электронной вычислительной машины поступает цифровой код значения функции х (t .+ ) . С выхода цифроаналогового преобразователя 2 соответствующее значение аналогового напряжения поступает на первый вход сумматора 3 4 --ro канала, на второй его нход подается с выхода запоминающего блока 12 напряжение, обратное по знаку и пропорциональное значению х к(1 ), а на третий вход — с выхода сумматора 15 обратной связи напряжение, обратное по знаку и пропорциональное разности напряжений на выходах интегратора 10 и запоминающего блока 12, т.е. значение ()15

10 2 12 где U — напряжение на выходе ин t0 тегратора 10, пропорциональное значению

t-t

x (t .) — - !} x (t ., t . );

1 Т,„1 М j +1 j

1с, )1.1 напряжение на выходе запоминающего блока 12, 1042038 обратное по знаку и пропорциональное величине х„(1 ); а и a> — коэффициент передачи напряжений по первому и второму входам сумматора 15, их значения определяются отношением сопротивлений: а = —, а =- - и

R R

1 В16 2 В11 10 устанавливаются равными

1.ЙА+"

2 k at

Величины В.(6 и В„„ постоянны и должны быть пропорцйональны значению k 3t R) =R I=b k Ь, а переменно R 14=Ь T g его значение определяется величиной текущего шага интерполирования. Напряжение, вычисленное в соответст- 20 вии с выражением (2), с выхода сумматора 3 через открытый ключ 4 подается на вход второго запоминающего блока 6 и в течение интервала времени dt*, т.е. за время t6(t + 25

+ (k-l ) dt, t +kit), запоминается в . этом блоке. После окончания интервала времени at< размыкается ключ 4, замыкается ключ 11 k-го канала и начинается обслуживание (k+1)-го ка- 30 нала.

После того, как закончится в

k-том канале ()+1) -й шаг интерполирования, на выходе блока 18 изменяет- 35 ся цифровой код и устанавливается значение сопротивления цифрового управляемого резистора 13, определяющее величину (j+2)-го шага интерполирования, т.е. T g+2, и 40 значение сопротивления цифрового управляемого резистора 14,. определяющего значения коэффициентов передач а и а сумматора 15. Одновременно с этим ключи 9 и 11 размыкаются, замыкается ключ 8, подклю45 чающий выход второго запоминающего. блока 6 через цифровой управляемый резистор 13 ко входу интегратора 10.

Спустя время, равное (k-1)dt от момента следующего изменения шага интерполирования в k-том канале, на регистр 1 поступает цифровой код очередной ординаты х (t -+> ) функции х® и включается ключ 5, подключая вход первого запоминающего 55 блока 7 к выходу сумматора 3. В течение последующего интервала времени CLt в запоминающем блоке 7 запоминается приращение х (+, + ), сформированное на выходе сумматора 3.

В момент времени t + +k Dt ключ 5 в

k-том канале размыкается и замыкается ключ 11.

Блоки 18 задания шага интерполирования могут быть реализованы как автономные (с ручным или программныМ управлением), так и неавтономные.

В последнем случае они могут представлять собой два последовательно соединенных регистра, входы одного из которых подключены к выходам электронной вычислительной машины,. а выходы другого — к управляющим входам цифровых управляемых резисторов 13, и 14. Величина очередного шага интерполирования Т устанавливается в соответствий с цифровым кодом на выходах блока 18 управления шагом интерполирования k-го канала в момент окончания предыдущего (j+1)-го шага. При неавтономном исполнении блоков 18 цифровой код значения очередного ()+2)-го шага интерполирова,ния выдается из электронной вычислительной машины, одновременно с выдачей значения ординаты х (: .,2) и запоминается до окончания (j +1)-го шага интерполирования на входном регистре блока 18, после чего передается на его выходной регистр.

Описанный цроцесс работы линейного интерполятора с переменным шагом.интерполирования повторяется до окончания вывода восстанавлива-. емых функций (1).

Класс воспроизводимых функций интерполятора расширяется за счет реализации переменного шага интерполирования, причем одновременно сокращается обьем оборудования памяти электронной вычислительной машины, требуемый для восстановления функций времени с заданной точностью.

Согласно фиг.2 для трехканального линейного интерполятора с переменным шагом интерполирования требуется примерно вдвое (†) мень13

24 шее оборудование памяти электронной вычислительной машины, чем для такого же интерполятора с постоян- ным шагом интерполирования.

1042038

1042038 с,, Составитель С.Белан

Редактор М.Келемеш Темред М; Надь Корректор А. Тяско

Заказ 7130/50 Тираж 706, Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4