Устройство для интерполяции разрывных процессов

 

УСТРОЙСТВО ДЛЯ ИНТЕРПОЛЯЦИИ РАЗРЫВНЫХ ПРОЦЕССОВ,солержаю.ее блок постоянной задержки, ключ, два блока переменной задержки и триггер, подключенный первым входом , к выходу первого блока переменной задержки, о тл ич. ающ ее с я тем, что, с целью расширения области применения устройства за счет интерполяции процессов с произвольным числом состояний, в него дополнительно введены N -1 (где N - число возможных состояний интерполируемого процесса) групп триггеров по { Ц -1) му триггеру в первых ( группах и 14-2 триггера в ( N -1) -и группе , ключей, .две группы поfj-i элементов ИЛИ, источник опорных напряжений, tj (N- 1) - 2 блоков переменной задержки, деигифратор переходов, N - 1 пороговых элементов , N ограничителей, N - 2 блоков постоянной задержки и выходной сумматОр , соединенный входами с первым выходом источника опорных напряжений и с выходами всех ключей, каждый -и

СОЮЗ ССВЕТСНИХ

OW

РЕСПУЬЛИН,SU;„, 1023350 А э(Я) 6 06 30

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

СР

К)

©О

Сй

Ю (:Р

ГССУДАРСТЭЕННЫЙ НОМИТЕТ СССР

00 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ (21) 3383728/18-24 (22) 19.11.81 (46) 15.06.83, Вюл. Р 22 (72) В.A.Êàçàêîâ. (71) Рязанский радиотехнический институт (53) 6&1.335 (088.8) (56) 1. Кори Г. Корн Т. Электронные аналоговые и аналого-цифровые вычислительные машины. л", "Мир", 1968, т. 2, с. 47-57.

2. Авторское свидетельство СССР

Р 756425, кл. G 06 G 7/30, 1978 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ИНТЕРПОЛЯЦИИ РАЗРЫВНЕХ ПРОЦЕССОВ,содержащее блок постоянной задержки, ключ, два блока переменной задержки н триггер, подключенный первым входом к выходу первого блока переменной задержки, о т л и ч,а ю ш е е с я тем, что, с целью расширения области применения устройства за счет интерполяции процессов с произвольным числом состояний, в него дополнительно введены N -1 (где Й вЂ” число возможных состояний интерполируемого процесса) групп триггеров по (К -1)му триггеру в первых (N --2) -х группах и N -2 триггера в {М -1)-й группе, М - 2 ключей, две группы по. -1 элементов HJIP,, источник опорных напряжений, Ц (Й- Ц вЂ” 2 блоков переменной задержки, дев.ифратор переходов, N — 1 пороговых элементов, М ограничителей, Й вЂ” 2 блоков постоянной задержки и выходной сумматор, соединенный входами с первым выходом источника опорных напряжений и с выходами всех ключей, каждый -й (1 ) с N -1) из которых подключен сигнальным входом к(+1) -му выходу источника опорных напряжений, а управляющим входом — к выходу

i -го элемента ИЛИ первой группы, соединенного входами с выходами триггеров i -ой группы, подключенных первыми входами к выходу (-ro элемента ИЛИ второй группы, первый вход которого соединен через (+ 1) -й блок переменной задержки с выходом перехода процесса из (+ 1) -го в первое состояние дешифратора переходов, подключенного выходом перехода процесса из первого в (+ 11 -е состояние через (М+ 1) -й блок переменной задержки к второму входу первого триггера 3 "й группы, каждый j -й (2 6 j < К - 1) триггер кот ой сое ин н в s в м с k -м

3 ор д е торыл ходо (К= i при1о j; k = 1 + 1 при icj) входом 8 -го (0 = g при j>

1 при 3 )элемента ИЛИ второй группы и через (j(N 1) + i +1) -й блок переменной задержки — с выхо- . Я дом перехода процесса иэ (3+ 1) -го в (i + 1) -е оостояние дешифратора переходов,. подключенного первым входом через первый ограничитель к входу устройства, каждым (2< +1) -м ю дом — к выходу < -го блока постоянной задержки, а каждым 2 -и входомк входу -го блока постоянной задержки и к выходу(+ 1) -ro ограничителя, соединенного входом через i -й пороговый элемент с входом устройства, причем первый блок переменной задержки подключен входсж к выходу перехода процесса из (й -1) -ro в N --e состояние дешифратора переходов, а осно « ной триггер подключен вторым входом Ф и выходом соответственно к выходу (К вЂ” 1) -го элемента ИЛИ второй группы и к (N-1) -му входу (М -1) -ro элемента ИЛИ первой группы.

1023350

Изобретение относится к автомати- дом - к выходу 1-го элемента ИЛИ ке и вычислительной технике и может первой группы, соединенного входами найти применение, в частнооти, для с выходами триггеров t-ой группы, восстановления реализаций разрывных подключенных первыми входами к выслучайных процессов. ходу i-ro элемента ИЛИ второй групИзвестны интерполяторы разрывных 5 пы, первый вход которого соединен процессов, содержа@не операционные через (i+ 1)ra& блок переменной усилители, работающие в режиме выбор- задержкИ с выходом перехода процески-хранения f1) . са из (i + 1)-ro в первое состояние

Недостатками известных интерполя дешифратора переходов, подключенного торов являются ограниченная крутиз- 10 выходом перехода процесса иэ пер.на восстановления процесса в.точках вого в (i+1)-ое состояние через .разрыва, а также пониженные поме- (й + t).-ый блок переменной задержки хоустойчивость и стабильность. к второму входу первого триггера

Наиболее близким к предлагаемому . 1-ой группы, каждый j-ый (2< laN-tj: является устройство для интерполя- )5 триггер которой соединен вторым вхо-, ции разрывных процессов, содержащее дом с k-ым (k=1 при t > j;kt + 1 блок постоянной задержки, ключ, два при i < j ) входом 3-ro (f j при блока переменной задержки и триггер„ f j-t npu j « t) элемента ИЛИ втоподключенный первым входом к выходу рой группы и черезов (й-1) + +1)-ый первого блока переменной задержки, 20 блок переменной задержки ".;с выховыходом — к выходу устройства, а дом перехода процесса из(g +1) -го в вторым входом — к выходу второго (< +1) -ое состояние дешнфратора пеблока переменной задержки,.соеди- реходов, подключенного первым входом ненного входом с выходом ключа, под через первый ограничитель к входу ключенного сигнальным входом к входу 25 устройства, каждым (2j +1) -ым вхоустройства, входу второго блока пе- дом - к выходу < -го блока постоянременной задержки и к входу : блока ной задержки, а каждым 2< -ым входом постоянной задержки, а управляюшим к входу, -ro блока постоянной завходом — к выходу блока постоянной держки и к выходу(» +1) -го ограничизадержки f2) . теля, соединенного входом через < -ый

Недостатком известного.устройства пороговый элемент с входом устройстявляется ограниченная область при- ва, причем первый блок переменной менения, так как оно может быть ис- задержки подключен входом к выходу пользовано, при восстановлении раз- перехода процесса из(К-1) -го в Й -ое рывных процессов только с двумя воэ-, состояние дешифратора переходов, а можными состояниями бинарных про- 35 основной триггер подключен вторым цессов входом и выход м соответственно к

Цель изобретения — расширение об". выходу (N-1) -ro элемента ИЛИ второй ласти применения устройства за счет группы и к {H-1) -му входу() -1) -ro интерполяции процессов с произволь- элемента ИЛИ первой группы. ным числом состояний. 40 На чертеже изображена блок-схема

Поставленная цель достигается устройства для интерполяции разрывтем, что в устройство для интерполя" ных процессов (для случая Й = 4) . ции разрывных процессов, содержашее блок постоянной задержки, ключ, два Устройство содержит триггер 1, блока переменной задержки и триггер,,gg К вЂ” 1 {где N — число возможных сосподключенный первым входом к выходу ., тояний интерполируемого процесса) первого блока переменной задержки, группу триггеров 2 по(М-1) -му триг« дополнительно введены й-1 (где К вЂ” геру в первых(И-2) -х группах и Я -2 число возможных состояний интерполи- триггера в(Й-") -ой группе, И -1 клюруемого процесса) группа триггеров 50 чей 3с,первую группу из (Н -1) -го по (N-1)-му триггеру в первых(Н-2)-Х элементов ИЛИ 4, вторую группу из группах и й-2 триггера в (N-1}-ой (Й- 1) -го элементов ИЛИ 5, источгруппе, N — 2 ключей, две группы ник 6 опорных напряжениЯ, выходной по и — 1 -му элементу ИЛИ, источник сумматор 7, N (N- 1) блоков 8 переопорных напряжений, (N(N-i)-2) бло- менной задеРжки, дешифратор. 9 переков переменной задержки, дешйфра- 55 ходов, Й вЂ” 1 пороговых элементов 10, тор переходов, й-1 пороговых элЬ- К ограничителей 11 и Й -1 блоков ментов, и ограничителей, И - 2 12 постоянной задержки. Триггер 1 блоков постоянной задержки и выход- подключен к выходу первого блбка 8 ной сумматор, соединенный входами с переменной задержки. Выходной сумпервым выходом источника опорных 6О матор 7 соединен входами с первым напряжениИ и с выходами всех клю- выходом источника 6 опорных напрячей, каждый I-ый (1й i cй — 1) из жеиий и с выходами ключей 3, кажкоторых подключен сигнальным входом дый 1 -ый (1c i c N""1) иэ которых подк(+ 1) -му выходу источника опор- ключеи сигнальным входом к (+1) -му иых напряжений, а управляющим вхо- Р выходу источника 6, а управляющим

1023350 входом - к выходу j -го элемента ИЛИ4 первой группы, соединенного входами с выходами триггеров 2 -ой группы. Триггеры 2 j -ой группы подключены к выходу 1 -го элемента ИЛИ 5второй группы, соединенного первым входом через (» +1) -ый блок 8 переменной задержки с выходом "с+1-э 1" перехода процесса иэ .(i+1) -го в первое состояние дешифратора 9 переходов. Выход "1-+ < +1" перехода про- 10 цесса из первого s (+1} -og состояние дешифратора 9 подключен через .(8+() -ый блок 8 переменной задержки к второму входу первого триггера

2 j -ой группы. Каждый j -ый. (2 j И- 15 триггер 2 -ой группы соединен вторым входом с М -ым (К = при ; f= j -1 при j () элемента ИЛИ

5 второй группы и через (j(g-1) + j +1(. .ый блок 8 переменной задержки - с выходом " 3 + 1 - 1 + 1" перехода процесса иэ (6 +1) -ro в(» +1) -ое состояние дешифратора 9. Дешифратор 9 подключен первым входом через первый ограничитель 11 к входу устройства, каждым (2 +1) -ым входом — к выходу q --ro блока 12 постоянной задержки, а каждым 2 -ым-входом — к входу

j-го блока 12 постоянной задержки . и к выходу(i+1) -ro ограничителя 11, соединенного входом -через -ый пороговый элемент 10 с входом устройства. Первый блок 8 переменной задержки подключен входом к выходу "й-1 N и перехода процесса из (Й -1) -ro в N -ое Ç5 состояние дешифратора 9, а триггер 1 подключен вторым входом и выходом соответственно к выходу (К -Ц -ro элемента ИЛИ 5 второй группы и к(й-1) -му входу(Ц -11 -го элемента ИЛИ 4 первой 4Q группы, т.е. по характеру своих связей с другими узлами, триггер 1 представляет собой(М-1) -ый триггер(й-1)— ой группы триггеров 2 устройстга устройство для интерполяции рабо- 45 тает следующим образом.

На вход устройства поступает периодическая последовательность импульcos с различными значениями амплитудк представляющих собой дискрет -5O ные отсчеты реализации случайного разрывного процесса с ненулевым средним значением, таким, что наименьшее из значений разрывного.процесса (соответствующее его первому состоянию) является положительной величиной. Последовательность отсчетов поступает на вход первого из ограничителей 11 и входы пороговых элементов 10. Величина ограничения в первой ограничителе 11 выбрана равной величине амплитуды наименьшего из входных импульсов,так что на выходе этого ограничителя формируется периодическая последовательность импульсов. Эта последойательность являет- 65 ся синхронизируюшей для дешифратора

9 переходов. Величины порогов в пороговых элементах 10 выбраны таким образом, чтобы на их выходЫ ПРОХОДИ ли импульсы, амплитуды кот©фмх е007, ветствуют состояниям проц®©са с IO мерами, равными .или большиМИ, чей номер йорогового элемента Плюс АМ ница. Например, на выход (Н -1) -ro порогового элемента 10 проходят иМ пульсы с амплитудой, соответстзуюшей М -му состоянию процесса. На вы» ход(й-2) -ro порогового элемента 10 проходят импульсы с амплитудами, соответствующими(N-1) -му и Й-му состояниям процесса и т.д.

С выходов пороговых элементов 10 импульсы проходят через соответствующие ограничители 11, где нормируются по амплитуде. Затем они посту- . пают на четные входы дешифратора 9 переходов непосредственно, а на нечетные входы - после задержки в блоках 12 на интервал дискретизации.

По сочетанию нулевых и единичных сигналов, поступающих на входы дешифратора 9, последний определяет характер перехода процесса, происшед шего во входной последовательности за предыдущий интервал дискретизации.

Если сочетание импульсов на входах дешифратора 9 соответствует переходу, в интерполируемом процессе из сос тояния j в состояние j (rpe j 1 Я, j = 1,И ; j g j), то дешифратор 9 вырабатывает импульс на соответствую.щем выходе перехода ". - 1". Этот импульс, пройдя через соответствующий блок 8 переменной задержки на время k,$i меньшее чем интервал дискретизации, запускает соответствующий триггер 2 (< -1) -ой группы триггеров. Напряжение с выхода триггера через (j-1) -ый элемент

ИЛИ 4 первой группы элементов ИЛИ поступают на управляющий вход(-1) -го ключа 3 и отпирает его. При этом с источника б на соответствующий вход сумматора 7 начинает поступать напряжение, равное разности уровней

$ -го и nepaoro (наименьшего) состоя» ний интерполируемого процесса. По" скольку напряжение уровня первого состояния процесса поступает на пер.вый вход сумматора 7 постоянно, то. выходной сигнал сумматора оказывается равным уровню 1 -го состояния. процесса.

Если следующий отсчет, поступающий на вход устройства, имеет ту же амплитуду, что н предыдущий, то дешифратор 9 определяет отсутствие скачка на интервале дискретизации и не вырабатывает на выходе импульса.. Если же новый отсчет имеет ам плитуду, отличную от предыдущего, то дешифратор 9 устанавливает ха1023350

ВНИИПИ Заказ 4215/35 Тираж 706 Подписное

Филиал ППП "Патент", r, Ужгород„ул, Проектная, 4 рактер перехода из одного состояния в другое (например, из в «) и вырабатывает на выходе "(-1" импульс, который проходит через соответствующий блок 8 переменной задержки и поступает на (-11-ый злей 5 мент ИЛИ 5 второй группы, .выходйым сигналом которого обнуляется ранее взведенный триггер 2 (j --1) -ой группы триггеров. При этом (у-Ц -ый ключ

3 закрывается, прекращая подачу на IO сумматор 7 напряжения с (-го выхода источника б. Кроме этого, импульс с выхо« да блока 8 переменной задержки аналогично вышеописанному запускает соответствующий триггер 2(j -Ц -ой группы триггеров, отпирающий (j -Ц—

ый ключ 3 и разрешающий прохождение напряжения (численно равного разности уровней -ro и первого состояний процесса ) с j -ro выхода источника б на сумматор 7.

Таким образом, при работе устройства с помощью каждого < --го элемента ИЛИ 5 второй группы формируется импульс окончания (4 +1) -го состояния интерполируемого процесса, который обнуляет триггеры 2 j -ой группы триггеров, а с помощью сигналов, поступающих на другие входы триггеров

2 каждой 1 -ой группы, формируются импульсы начала (+1) -го состояния интерполируемого процесса. При этом средняя погрешность восстановления интерполируемого процесса уменьшается за счет выбора величин задержек А s блоков 8, исходя из статистических оценок относительных длительностей пребывания процесса в различных состояниях.

Предлагаемое устройство позволяет интерполировать разрывные процессы . с произвольным числом возможных состояний, что расширяет область применения интерполятора при решении задач моделирования и обработки случайных процессов с конечным числом состояний.