Устройство для синхронизации основной и резервной вычислительных машин
УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ОСНОВНОЙ И РЕЗЕРВНОЙ ВЫЧИСЛИТЕЛЬНЫХ МАШН, содержащее управляющий триггер, выходы которого соединены с первыми входами соответственно первого и второго элементов И, выходы которых объединены и соединены с первыми входами блока памяти и арифметического блока резервной вычислительной машины, вторые входы которых соединены соответственно с первым и вторым выходами блока управления резервной вычислительной машины, блок памяти и арифметический блок резервной вычислительной машины соединены меж- ) ду собой двусторонней связью, первые выходы блока памяти и арифметического блока резервной вычислительной машины соединены соответственно с вторым и третьим входами второго элемента И, второй и третий входы первого элемента И соединены с первыми выходами соответственно блока памяти и арифметического блока основной вычислительной машины, соединенных между собой двусторонней , первые входы блока памяти и арифметического блокаосновной вычислительной машины соединены соответственно с первым и вторым выходами блока управления основной вычислительной машины, генератор, первый и второй выходы которого соединены с первыми входами первого и второго регистров сдвига, триггер, элемент задержки , третий и четвертый элементы И, входы управляющего триггера соединены с третьими выходами блоков управления основной и резервной вычислительных машин, о т л и ч а гоад е е с я тем, что, с целью повышения надежности, в него введены два кольцевых регистра сдвига, два регистра запуска, узел формирования сигнала прерывания, дешифратор, первый и второй элементы ИЛИ, приi чем первый и второй выходы генератора через первый и второй кольцевые регистры сдвига соединены с первыми входами блоков управления соответственно основной и резервной вычислительных машин, вход устройства соединен с первым входом триггера, первый выход которого соединен с первым входом узла фор- . мирования сигнала прерывания, второй вход которюго соединен с выходом первого кольцевого регистра сдвига, О вторые выходы блока памяти и арифметического блока основной вычислиСХ ) тельной машины через дешифратор соео ел динены с вторыми входами триггера, первого регистра сдвига и элемента задержки, выход которого соедио нен со вторым входом второго регистра сдвига, выходы первого и второго регистров сдвига через первый и второй элементы ИЛИ соответственно соединены с первыми входами третьего и четвертого элементов И, вторые входы которых соединены с выходами соответственно первого и второго регистров запуска, выходы третьего и четв ертого элементов И соединены с вторили входами блоков управления соответственно основной и резервной вычислитель
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК
3(59 G 06 F 1/04
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21) 2073064/18-24 (22) 29.10.74 (31) 7314713-4 (32) 30.10.73 (33) Швеция, (46) 15.01.84. Бюл. Ф 2 (72) Бенгт Эрик Оссфелдт (Швеция) (71) Телефонактиеболагет
Л.М.Эрикссон (Швеция) (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР
9 222244889988, . кклл ., Я 06 Р 1/04, 1967.
2. Патент CIQA 9 3761884, кл. 340-172.5, 1973 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ОСНОВНОЙ И РЕЗЕРВНОЙ ВЫЧИСЛИТЕЛЬНЫХ МАШИН, содержащее управляющий триггер, выходы которого соединены с первыми входами соответственно первогo и второго элементов И, выходы которых объединены и соединены с первыми входами блока памяти и арифметического блока резервной вычислительной машины, вторые входы которых соединены соответственно с первым и вторым выходами блока управления резервной вычислительной машины, блок памяти и арифметическими блок резервной вычислительной машины соединены между собой двусторонней связью, первые выходы блока памяти и арифметического блока резервной вычислительной машины соединены соответственно с вторым и третьим входами второго элемента И, второй и третий входы первого элемента И соединены с первыми выходами соответственно блока памяти и арифметического блока основной вычислительной машины, соединенных между собой двусторонней связью, первые входы блока памяти и арифметического блока основной вычислительной машины соединены соответственно с первым и вторым выходами блока уп„ЛО„„1068050 A равления основной вычислительной машины, генератор, первый и второй выходы которого соединены с первыми входами первого и второго регистров сдвига, триггер, элемент задержки, третий и четвертый элементы И, входы управляющего триггера соединены с третьими выходами блоков управления основной и резервной вычислительных машин, о т л и ч а ющ е е с я тем, что, с целью повышения надежности, в него введены два кольцевых регистра сдвига, два регистра запуска, узел формирования сигнала прерывания, дешифратор, первый и второй элементы ИЛИ, причем первый и второй выходы генератора через первый и второй кольцевые регистры сдвига соединены с первыми входами блоков управления соответственно основной и резервной вычислительных машин, вход устройства соединен с первым входом триггера, первый выход которого соединен с первым входом узла формирования сигнала прерывания, второй вход которого соединен с выходом первого кольцевого регистра сдвига, вторые выходы блока памяти и арифметического блока основной вычислительной машины через дешифратор соединены с вторыми входами триггера, первого регистра сдвига и элемента задержки, выход которого соединен со вторым входом второго регистра сдвига,. выходы первого и второго регистров сдвига через первый и второй элементы ИЛИ соответственно соединены с первыми входами третьего и четвертого элементов И, вторые входы которых соединены с выходами соответственно первого и второго регистров запуска, выходы третьего и четвертого элементов И соединены с вторыми входами блоков управления соответственно основной и резервной вычислитель106Â050
КЫХ МаШКК, тРЕтнй К т1ЕТЭЕРТЬ1й ЭХО.цы б.тока уп33анле1<ия основной Бы числительной машины соединены с
ТРЕТЬИМИ ЭЫХОДаМИ СООТЭЕтС IÓ ÎÖHX блока памя:и и арифметическог<3 блока, рЕТКЙ ;» т:,ЕТЭЕртЫЙ Нкодм бЛОКа у1траэл<зки"" резервной в=:;числительксй машины <-.Оединены с вторыми †.,3ыходамк соответствующих блока памяти и арифметцческого блока т3тор<311 ныгера соединены с третьи":"-.". выходами блоксв управления осконко.-. и резерв- .О 1 "-.Ы тт. СЛИТЕЛЬКЫХ МаШИК 2 g. :-тсдос=атком изэе"ткогс: »сТроАсТЭа « =«3.RRe ТС Я НЕВЫСОК а Я Ч аДЕжНОСт Ь ри синхрон-:защ»и дну : машин. т ель зобретек1:я — ловы<<<ение надеж .ocòè работы устройства.
Ностаэлекная цель достигается
ТЕМ ЧТО - <тСТБОЙСТНО ДЛЯ СИНХРОНИзаттит» основной и резервной. нычислите,ькых машин„ содержащее управляк3щ,-Й триг.-.ep, выходы которого сое-. ди:-:екы = первыми входами ссотнетт стэекно первого H второго элементов И, э1гходы котсрых объединены ч с тед-и "тены г п-е33эыми входами блО=;а -зм;-.-.и и ар-1фметического блока
РЕ З . тн-;;C.. Н3,<ЧИСЛИ ЕЛ" НОЙ Ма1тЩНЫ
7<т --.ТОРЬ1Е ттХОДЫ КОТОРЫХ СОЕДИНЕНЫ СО†-=-,-т--"-<=;=,;-с c lieiiBbiM и вторым эыхт =;;. Ми б,лакa „"пт„ таэ.гашения "езерннОЙ .-:т=: —:.-сл» <лысой и шины, блок памяти
H a 13K
КОЙ Ма1ттт <в Ы <30ЕДИН Е â€”:Ы 1»»ЕЯ(ДУ соб<3 ДэусTîðîeней связью, первые
° Э=тХОДЫ бЛОКа Памэт И аРифМЕТИЧЕСкогО бл01»а. резерв - :Ой нычисгитель-, -O Мат-1ИКЫ СОЕДИНЕНЫ СООТ! eтотвЕН ц но .. =òîðû-. и третьии входами второ с =.ReMHH T И т э арой и -нетий
—.=,=х-од,ы —.:.