Таймер

 

1.ТАЙМЕР, содержащий счетчик сшкроимпульсов, блок таймерной памяти и блок развертки содержимого блока таймерной памяти, первый выход которого соединен с адресным входом блока таймерной пакетти и является первым выходом таймера , отличающийся тем, что с целью уменьшения аппаратурных, затрат, он снабЬкен коммутатором, причем второй ч третий выходы блока резвертки содержимого блока таймерной памяти соединены с управпякацими Екодами чтения и записи блоков таймерной памяти соответственно, первый вход коммутатора соединен с первым выходом блока таймерной памяти, а вторые входы являются входами таймера, выход коммутатора соединен с первым входом счетчика синхроимпульсов, второй вход и первый выход которого соединен соответственно с вторым вьтходом и информационным входом блока таймерной памяти , а второй выход является вторым выходом таймера. 2. Таймер поп. 1,отпи чающийся тем, что, блок развертки содержимого блока таймерной памяти содержит первый и второй элементы задержки, счетчик импульсов развертки и генера тор тактошхк импульсов, выход которого соединен с входом счетчика и входом пер (Л вого элемента задержки, выходы которых являются соответственно первым и вторые выходами блока развертки, выход первого элемента задержки соединен с входом второго элемента задержки, выход которого является третьим выходом блока развертки . 00 00 :о оо

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU „„1038931

А у 6 06 Р 1/04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕДАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ / "- ":;, U/

И ABTQPCHOMV СВИДЕТЕЛЬСТВУ ."" / с (21) 3377311/18-21 (22) 21.12.81 (46) 30.08.83. -nn. ¹ 32 (72) A. Ю. Веревкин, Г. H. Булкин, В. П. Лачугин и В. Н, Петрунек (53) 621.318 (088.8) (56) 1. Малые ЗВМ и нх применение.

Под ред. Б. H. Наумова. М., "Статистика", 1980, с. 105.

2. Заявка Японии hb 55-18384, кл. С 04 F 1/04, 1980 (прототнп)., (54) (57) 1.ТАЙМЕР, содержащийсчетчик синхронмпульсов, блок таймерной памяти и блок развертки содержимого блока таймерной памяти, первый выход которого соединен с адресным входом блока таймврной паьяти и является первым выходом таймера, отличающийся тем, что с целью уменыиения аппаратурных затрат, он снабжен коммутатором, причем второй и третий выходы блока резвертки содеркимого блока таймерной памяти соединены с управляющими входами чтения и записи блоков таймерной памяти соответственно, первый вход коммутатора соединен с первым выходом блока таймерной памяти, а вторые входы являются входами таймера, .выход коммутатора соединен с первым входом счетчика синхроимпульсов, второй вход и первый выход которого соединен соответственно с вторым выходом и информационным входом блока таймерной памяти, а второй выход является вторым выходом таймера, 2. Таймер по и. 1, î r л и ч а юшийся тем, что, блок развертки содержимого блока таймврной памяти содвржит первый и второй элементы задержки, счетчик импульсов развертки и генератор тактовых импульсов, выход которого

С3 соединен с входом счетчика и входом пе вого элемента задержки, выходы которых являются соответственно первым и вторы выходами блока развертки, выход первого элемента задержки соединен с входом вто-а рого элемента задержки, выход которого является третьим выходом блока разверт- а

1 1038

Изобретение относится к ввт,магике и вычислительной технике и может быть использовано в упревляюш»»х вычислитель

НЫХ МЕШИ»» М И СИС ГЕМЕК.

Известно устройство для измерения

5 времен»сых интервалов, содержащее генератор тактовых импульсов и счетчик. Начыпное состояние счетчика задвегся извне, а сигнал переполнения является сигналом окончания временного интервала 1 j .

Недэстетко»л данного устройства является его сложность, возникающая при необходимости одновременного отсчете нес»;эльких временнь»х »»»гервелов, так

КаК в эгэм случае устройство должно содержать такое же коли есгвс счетчиков, явля ющихся 0TH ocB T ель»» слэжиыми узлам»», о блад ею» ими з»»е чи тель»»ьг)))» энер" э и о гребле ни ем.

Наиболее близким го технической сущ20 ности к предлагаемому является таймер, содержащий счетчик сиихроиг щульсов, блок теймернэй памяти и блок развертки содержимого блока таймерной памяти, первый выход которого ",эединен с адресным вхэ. >> дом блока таймернэй памяти и является первым выходом таймера (2$ .

К недэстзткем извесгнсго таймере taI0Ke относя гся большие вппаре» урные загре гы при з»» е) -IH I è üíûõ р азбрс)с ах Be_#_Bчин oTc »»» II)IЗО

Вее)л«»х времен»»ь»х интервалов. Например, если н жнэ иметь отметки 100 с и

100 мкс с точностью 1%, То частота генераг за временных импульсов должна быть не менее 1 (100 мкс - 0,01)-= 1 МИГн,причем память должна успевать разворачиваться между двумя временными импульсами. Для отсчета 100 с счетчик и геймернея память должны иметь 27 разрядов (2 100 с 10 ), в то вреб мя как для отсчета 3 00 микросекундных и секч- ;.Л»ых импутпсэв с т чносгью 1% достаточно 7 разрядов.

1.1ель изобретения — уменьшение аппарвгурных затрат нв схемный таймер при IIIHp OKOM диап ез-энэ О тсчи »ъ»ввемых интервалов времени.

Поставленная цель достигается тем, что Гаймер, содержюций счетчик си»ирэимппульсов памяти и блэк развертки содержиж>гэ блока таймерной памяти, первый

ВыхОд которого соединен с адресным ВК0дэм блэка.таймерной памяти и является первым выходом теймера, снабжен коммутатором, причем второй и третий выходы блэка развертки содержимого блока таймерной памяти соединены с управляющими входами чтения и за»»»я и блоков твймернэй памяти сэответствехно, первый вход кэммугаторе соединен с первым выходом блоке. геймерной памяти, е вторые входы являются входами таймера, выход коммугато ра соединен с первым входом счетчика синхроимпулы=эв, второй вход и первый выход которого сэединень» соответственно с вторым вьсхэдом и и»@ормвциоиным входом блока таймерной памяти, е второй выход является вторым выходом таймере

Кроме гэга блэк развертки содержимого блоки таймернэй пемя Ги содержит первый и второй элементы задержки, счетчик импульсов резвер ки и генератор Гектовых импульсов, выход котэр»го соединен с входом счетчика и выходом первого элементе Sap -ржки, выходы которых являются соответственно первым и вторым выходами бггоке развертки, выход первого элемен"е задержки соединен с входом второго элементе задержки, выход которого является третьим вь»ходом блока развертки.

Бведе»п»е кэммугагоре позволяет умень шить еппервгурные затраты не таймер при отсчете временнь»х интервалов, значительно отличающихся друг от друге, гак как при этом для отсчета каждого временного интервала выбирается наиболее удобная частоте. Например, 100 мкс IIeIIecoобразно отсчитывать м»»крэсекунднь»ми импульсами, а 100 с — секундными, При этом в каждой ячейке 6поКа таймернэй памяти кроме»»нформвции о величине временного интервале хранится признак часготы, с которой рвбэтеет данная ячейке.

B соответствии с этим призна,кем изменекия в ячейку, этсчигь»веющую 100 мкс, вносятся микрэсекундными импульсами, е не ячейку, огребать»веющую 100-секундный интервал, действуют секундные импульсы. Этэ пэзволяе) существенно уменьшить разрядность ячеек блока теймерной памяти и счетчике синхрэимпугсьсэв.

На чертеже представлена структурная схеме предлагаемого тайлера.

Таймер содержит блок 1 гаймерной памяти, блок 2 развертки содержимого блока гаймерной памяти, счетчик 3 синхроимпуГя сов, ковцлугагор 4, генератор

5 тактовых импульсов, счетчик 6 импульсов развертки, элементы 7 и 8 задержки, элементы И 9 — 1 — 9 -II „элемент ИЛИ

1 О, выход 1 1, пппб 1 2, I;;к с д 1 3 и 6IIoки 14 и 15 памяти.

Елок 1 гаймерной пюьяти предназначен для хранения информации с длительности огсчить»ввемьэс временных интервалов и признаков частот ° Блок 1 твймерной па,мяти может быть реализован в виде по3 1038 лупрэводниковогэ ОЗУ, имеющего адрес .ь и ахоп, входы стробов записи и считывания и информационные вход и выход. Так как в процессе функционирования признвковая часть каждой ячейки не должна. изменяться, строб записи подаегся только нв информационное поле блока 1 твймерной gaмяти.

Начальная запись B блок гаймерной памяти может бьггь эсущесгапена рвзлич- 0 ными способами либо введением дополнительного адресного azoga и входа сгроба записи, либо путем подключения внешнего адресного блока вместо имеющегэ блока - развертки памяти, как это сделано в15 известном таймере, либо путем CNHxpDHHзации записи в гаймерной памяти с блоком

2 развертки — (цепи начальной записи не показаны) .

Блок 2 развертки содержимого памяти предназначен для последовательного опроса блока l таймернэй памяти и синхронизации процессэв чтения записи. B состав блока 2 развертки входят генератор 5 тактовых импульсов, счет лк 6 развертки импульсов и элементы 7 и 8 задержки.

Частота генервтора 5 должна обеспечивать полную развертку памяти за время действия одного временного импульса, поступившего нв вход 13 таймера. ЭлеЗО мент 7 задержки эбеспечиввет выдачу стробв чтения после формирования очередного адреса нв счетчик 6. Элемент

8 задержки обеспечивает выдачу сгроба записи после окончания счета нв счетчи. ке 3, 35

Счетчик 3 сянхрэимпульсэв предназначен для приема информации из блэка l гвймерной памяти, прибавления единицы по сигналу эт коммутатора 4 и передачи нового значения обратно в ячейку блока

1 твймерной памяти. Сигнал переполнения счетчика 3 синхроимпульсэв, появившийся нв выходе 3" таймера, свидетель сгвует эб окэнча пь отсчета заданного временногэ интервала.

Коммутагор1 4 предназначен для подкключдния к счетному входу счетчика 3 синхрэямпульсов одной из посг т ивших на входы 13 таймера частот в соответствии с признаком частоты, выдаваемым яз блока 1 гвймерной памяти. Коммутатор 4 содеркит элементы И 9 и элемент

ИЛИ 10. В данном случае каждая иэ входных частот подключается к счетчику 3 сянхроимпульсов единяцей в одном яз раэ-55 рядов признаковой части ячеек блэка 1 таймерной памяти. При большом количестве таких частот коммутатор 4 может со931 4 держать дешифратор, выходы которого подсоединены к входам элементов И 9.

Длительность временных импульсов на входах 13 твймера должна быть равна времени полной развертки блока 1 таймерной памяти и синхронизирована с частотой генератора 5.

Блок 1 гвймерной памяти содержит блэки 14 и 15 памяти которые имеют адресные входы, информационные входы и выходы, управляющие входы стробов чтения и записи и выходы сигналов окончания чтения, Непосредственно для отсчета временных интервалов блок 14 памяти имеет информационный выход, вход строба чтения и адресный вход. Блок 15 памяти имеет информационные вход и выход, входы сгробов чтения и звписи, адресный вход и выход сигнала окончания чтения, который с целью упрощения обьединен с информационным выходом блока 15.

Счетчик 3 синхроимпульсов представляет собой двоичный счетчик, имеющий установочные входы иэ блока 1 таймерной памяти (из блока 15) сопровождаемые сигналом окончания чтения информационный выход, соединенный с входом блока 15 памяти, иход соединенный с выходом коммутатора 4 H выход 11 переполнения.

Таймер работает следующим образом.

В исходномсостэянии в блок 1таймерной памяти занесены коды дополнения длительностей временных интервалов, пэдлежацих отсчету (в блок 15),и коды частоты, с которой будет выпэцнягься отсчет (в блок 14) °

Адрес очередной ячейки поступает в блок 1 гаймерной памяти со счетчика 6, Строб чтения с элемента 7 задержки поcrynaer на вход блоков 14 и 15 памяти.

В результате из блока 14 на вход коммутатора 4 подаегся признак частоты и отрывается одян из элементов И 9, В счетчик 3 синхрэимпульсов по сигналу об окончании чтения из блока 1 5 записывается содержимое выбираемой ячейки памяти.

Если иа открытый элемент И 9 поступает временной импульс, то последний, пройдя через элемент ИЛИ 10, прибввляет единицу к содержимому счетчика 3. По истечении времени, определяемого элементом 8 задержки, по стробу записи.содер жимое счетчика 3 и ереписывается в блок, 15. Сигнал с генератора 5иэменяет содержимое счетчика 6 и процесс повторявз ся, но со следукшей ячейкой: памяти.

1 ОЗ8931

ПН11ИПИ Заказ 6231/55 Тираж 706 Подписное ъ

Филиал ППП "Патент, г. Ужгород, ул. Проектная, 4

Таким образом, содеркимое ячеек блока

1 5 наменяетса только той частотой. код которой записан и соответствующую ячейку блока 14.

Появление сигнала переноса с вухода

11 юначает, что временной интервал, еаданный в ячейке с адресом на тине 12, окончен.