Устройство для формирования адреса данных

 

УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ АДРЕСА ДАННЫХ, содержащее счётчик , регистр адреса числа, регистр индекса, регистр, первый и второй коммутаторы, причем первый вход первого коммутатора соединен с выходом регистра индекса, информационный вход которого.. соединен с информационйым вхбдом устройства-, счетный вход которого соединен со счетным входом счетчика, выход которого соединен с вторым входом второго коммутатора , отличающееся тем, что, с целью повышения быстродействия , оно дополнительно содержит сумматор, дешифратор, третий коммутатор, элемент ИЛИ и два эле лента И, первые входы которых соеди4ень с синхронизирующим входом регистра индекса и с тактовым входом устюйства , двухразрядный кодовый вход которого соединен с входом дешифратора , первый-, второй и третий выходы которого соединены соответственно с управляквдим входом второго коммутатора , первг м входом элемента ИЛИ и втоpfciM входом первого элемента И, выход которого подключен к синхронизирующему входу регистра, информационный вход которого соединен с первым входом третьего коммутатора и с выходом первого коммутатора, второй вход которого соединен с информационным Входом , устройства , первый управляющий вход которого подключен к управляющему -входу первого коммутатора, а второй управляющий вход устройства подключён к второму входу элемента ИЛИ и к управляющему входу третьего КЛ коммутатора, выход которого соединен с информационным входом регистра адреса числа, синхронизирую1аий вход которого соединен с выходом второго элемента И, второй вход которого сое динен с выходом элемента ИЛИ, выход регистра числа соединен с адресным выходом устройства и с первым входом сумматора, второй вход которого сое динен с выходом регистра, при этом эо X) выход сумматора подключен к второму входу третьего коммутатора, а выход регистра индекса подключен к входу со со счетчика.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

PECflYS JlHH

А ()9) (И) 3(5)) 0 06 F 9/36

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPbITHA (21) 3468146/18-24 (22)" 09.07.82 (46) 23.01.84, Вюл. N 3 (72) В.П. Супрун (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР

)) 489106, кл. 0 06 F 9/00, 1972.

2. Авторское свидетельство СССР

h 860072, кл. 0 06 F 9/36, 1979 (прототип) . (54 ) (57 ) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ АДРЕСА ДАННЫХ, содержащее счетчик, регистр адреса числа, регистр индекса, регистр, первый и второй коммутаторы, причем первый вход первого коммутатора соединен с выходом регистра индекса, информационный вход которого, соединен с информационйым входом устройства, счетный вход которого соединен со счетным входом счетчика, выход которого соединен с вторым входом второго коммутатора, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно дополнительно содержит сумматор, дешифратор, третий коммутатор, элемент ИЛИ и.два элемента И, первые входы которых соединены с синхрониэирующим входом регисгра индекса и с тактовым входом уст>ойства, двухразрядный кодовый вход которого соединен с входом дешифратора, первый, второй и третий выходы которого соединены соответственно с управляющим входом второго коммутатора, перв м входом элемента ИЛИ н вторым входом первого элемента И, выход которого подключен к синхрониэирующему входу регистра, информационный вход которого соединен с первым входом третьего коммутатора и с выходом первого коммутатора, второй вход которого соединен с информационным Входом.устройства, первый управляющий вход которого подключен к управляющему .входу первого коммутатора, а второй управляющий вход устройства подключен к второму входу элемента

ИЛИ и к управляющему входу третьего коммутатора, выход которого соединен с информационным входом регистра адреса числа, синхронизирующий вход которого соединен с выходом второго элемента И, второй вход которого сое-Я динен с выходом элемента ИЛИ, выход регистра числа соединен с адресным выходом устройства и с первым входом сумматора, второй вход которого соединен с выходом регистра, при этом выход сумматора подключен к второму входу третьего коммутатора, а вь1ход регистра индекса подключен к входу счетчика.

1068939

Изобретение относится к вычислительной технике и может быть использовано при построении устройств формирования адреса данных в универсальных и специализированных цифровых вычислительных машинах. 5

Известен формирователь адреса, содержащий блоки памяти исходных данных и сектора сканирования, блоки оперативного запоминающего устройства. нечетного и четного кадров, 1О первый и второй коммутаторы, сумматор,.адресный счетчик, блок управле ния, датчик коррекции и преобразователь (1g .

Недостатками данного устройства являются сложность реализации и, как следствие, сложность программирования.

Наиболее близким по технической сущности является устройство для фор- 2О мирования адреса, содержащее счетчик команд, регистр адреса команд, регистр адреса числа, регистр, первый и второй коммутаторы, первый вход первого коммутатора соединен с входом устройства аппаратной установки адреса, второй вход первого коммутатора соединен с первым выходом устройства и с выходом регистра, вход которого соединен с первым информационным входом устройства, счетный вход счетчика команд соединен со счетным входом устройства, вход регистра адреса числа соединен с вторым информационным входом устройства и с первым входом второго коммутатора, выход первого коммутатора соединен с адресным выходом устройства и с информационным входом счетчика команд, выход которого соединен с вторым входом второго комму- 40 татора, выход которого соединен с входом регистра адреса команд, выход которого соединен с вторым выходом устройства.и с третьим входом первого коммутатора, выход регистра 45 адреса числа соединен с четвертым входом первого коммутатора f23.

Недостатком известного устройства является отсутствие возможности без обращения х подпрограммам формирования исполнительных адресов данных, которЫе к тому же требуют соответствующих затрат машинного .времени.

Целью изобретения является повышение быстродействия за счет снижения затрат машинного времени при решении задач классификации в реальном масштабе времени.

Поставленная цель достигается тем, что в устройство для формирова- bp ния адреса данных, содержащее счетчик, регистр адреса числа, регистр индекса, регистр, первый и второй коммутаторы, причем первый вход первого коммутатора соединен с выходом регистра индекса, информационный вход которого соединен с выходом второго коммутатора, первый вход которого соединен с информационным входом устройства, счетный вход которого соединен со счетным входом счетчика, выход которого подключен к второму входу второго коммутатора,. введены сумматор, дешифратор, третий коммутатор, элемент ИЛИ и два элемента И, первые входы которых соединены с сннхронизирующим входом регистра индекса и с тактовым входом устройства, двухразрядный кодовый вход которого соединен с входом дешифратора, первый, вто- рой и третий выходы которого соединены соответственно с управляющим входом второго коммутатора, первым входом элемента ИЛИ и вторым входом первого элемента И, выход которого подключен к синхронизирующему входу регистра, информационный вход которого соединен с первым входом третьего коммутатора и с выходом первого коммутатора, второй вход которого соединен с информационным входом устройства, первый управляющий вход которого подключен к управляющему входу первого коммутатора, а второй управляющий вход устройства к второму входу элемента ИЛИ и к управляющему входу третьего коммутатора, выход которого соединен с информационным входом регистра адреса числа, синхронизирующий вход которого соединен с выходом второго элемента И, второй вход которого соединен с выходом элемента ИЛИ, выход регистра адреса числа соединен с адресным выходом устройства и с первым входом сумматора, второй вход которого соединен с выходом регистра, при этом выход сумматора подключен к второму входу третьего коммутатора, а выход регистра индекса .подключен к входу счетчика.

На чертеже представлена блок-схема устройства для формирования адреса данных.

Устройство для формирования адреса данных содержит счетчик 1, регистр 2 адреса числа, регистр 3 индекса, регистр 4, первый коммутатор

5, второй коммутатор 6, сумматор 7, дешифратор 8, третий коммутатор 9, элемент ИЛИ 10, первый элемент И 11, второй элемент И 12, информационный вход 13, адресный выход 14, тактовый вход 15,. двухраэрядный кодовый вход

16, первый управляющий вход 17, второй управляющий вход 18 и счетный вход 19.

Устройство работает следующим образом.

При коде 00 на двухразрядном кодовом входе 16 устройства сигналы на выходах дешифратора 8 отсутству1068939

45 ют. Отсутствие сигнала на первом выходе.дешифратора 8 настраивает . второй коммутатор 6 на передачу информации с выхода счетчика 1 на информационный вход регистра 3 индек.— са Отсутствие сигнала на втором выходе дешифратора 8 закрывает второй элемент И 12, если отсутствует сигнал на втором управляющем входе

18 устройства. Отсутствие сигнала на третьем выходе дешифратора 8 запира- 10 ет первый элемент И 11. При отсутствии сигнала на первом управляющем входе 17 устройства первый коммутатор 5 настроен на пропускание информации с информационного входа 13 )5 устройства на первый вход третьего коммутатора 9 и информационный вход регистра 4. Отсутствие сигнала на втором управляющем входе 18 устройства запирает второй элемент И 12, если отсутствует сигнал на втором выходе дешифратора 8 и настраивает третий коммутатор 9 на пропускание информации с его первого входа на информационный вхОд регистра 2 адреса числа.

1 . В режиме прямой адресации на двухраэрядном кодовом входе 16 уст:ройства присутствует код 10, а на управляющих входах 17 и 18 устройстваз,1 сигналы отсутствуют, при этом на втором выходе дешифратора 8 присутствует сигнал, который, поступая через первый вход элемента ИЛИ 10 на второй вход элемента И 12, разрешает его срабатывание при поступлении сигнала с тактового входа 15 на первый вход второго элемента И 12.. Адрес числа с информационного входа 13 устройства проходит через коммутаторы % и 9 на информационный вход ре- 40 гистра 2 адреса числа и запоминается в нем от импульса на тактовом входе

15. Так как сигнал с тактовогЬ входа

15 беэусловно производит запись в .регистр 3 индекса, а содержимое регистра 3 индекса при этом не должно меняться, то в этом случае сигнал на счетный вход 19 устройства не подается и на входе счетчика 1 и соответственно на .входе регистра 3 индекса присутствует та же информация, что и на выходе регистра 3 индекса.

Перед выполнением режимов адресации с индексацией индекс заносится на регистр .3 индекса следующим образом. На двухразрядный кодовый вход

16 устройства подается код 01, по которому на первом выходе дешифратора 8 вырабатывается сигнал, настраивающий второй коммутатор 6 на передачу информации (значение индекса) 60 с информационного входа 13 устройства на информационный вход регистра

3 индекса. По сигналу на тактовом входе 15 значение индекса запоминается в регистре 3 индекса, после че- 65 го код 01 с двухразрядного кодового входа 16 устройства снимается.

В режиме адресации с индексацией

"смещение" запоминается в регистре 2 адреса числа, аналогично описанному в режиме прямой адресации. В следующем цикле работы устройства (цикл работы устройства соответствует периоду следования сигналов на тактовом входе 15 устройства) на его двухразрядный кодовый вход 16 подается код 11 по которому вырабатывается сигнал на третьем выходе дешифратора 8 и отпирает первый элемент

И 11 по второму входу. В этом же цикле подается сигнал на первый управляющий вход 17 устройства, который настраивает первый коммутатор 5 на пропускание информации (индекса) с выхода регистра 3 индекса на информационный вход регистра 4, в ко- . тором он и запоминается по сигналу с тактового входа 15 устройства. В следующем цикле код на входе дешифратора 8 равен 00 и на втором управляющем входе 18 устройства вырабатывается сигнал, который открывает по второму входу второй элемент И 12, пройдя через элемент ИЛИ 10 и настраивает третий коммутатор 9 на передачу информации на информационный вход регистра 2 адреса числа с выхода сумматора 7, который равен сумме "смещения", находящегося в регистре 2 адреса числа и индекса, на- ходящегося s регистре 4, и запись которого в регистр 2 адреса числа производится по сигналу с тактового входа 15 устройства.

Режим адресации с "продвижением" индекса выполняется аналогично описанному с той лишь разницей, что в третьем цикле на счетный вход 19.устройства подается сигнал, поэтому в этом цикле в .регистр 3 индекса записывается увеличенное на единицу его предыдущее значение. Это позволяет организозать магазинную обработку массивов данных, когда командные слова и соответственно составляющая исполнительных адресов чисел ("смещение") располагаются в постоянной памяти. и

Перед выполнением режима магазинной" обработки данных значение шага наращивания адресов заносится в регистр 4 следующим образом (следует отметить, что при величине шага наращивания адресов равной единице получается истинно магазинная обработка массива данных). На первый управляющий вход 17 устройства подается сигнал, поэтому значение шага наращивания адресов с информационного входа 13 устройства через первый коммутатор 5 подается на информационный вход регистра 4,-в котором и запоминается по сигналу с тактового

1068939

Составитель Г.Пономарева

Редактор Н.Рогулич Техред Т.Маточка Корректор H.Ìóñêà

Заказ 11473/45 Тираж 703 Подписное

ВНИИПИ Государствеиного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная,4 входа 15 устройства, который поступает на синхронизирукщий вход регистра

4 через первый элемент И 11, который открыт сигналом с третьего выхода дешифратора 8, на вход которого подан код 11. 5

В режиме "магазинной" обработки массива данных с постоянным шагом наращивания адресов устройство работает следующим образом.

Адрес пЕрвого числа записывается !О в регистр 2 адреса числа,,как описано в режиме прямой адресации. Все последующие адреса чйсел вырабатываются аналогично описанному третьему циклу режима адресации с индексаци-. 15 ей (без ."продвижения" индекса).

В режиме "магазинной" обработки массива данных с переменным шагом наращивания адресов устройство работает следующим образом.

Адрес первого числа записывается

s р еeг и с тTр p 2 2 а д р еес а ч иHс л а, как описано в режиме прямой адресации. Последующие адреса чисел вырабатываются эа два цикла следующим образом. В первом из этих двух циклов очередной шаг приращения адреса с информационного входа 13 устройства через первый коммутатор 5 подается на информационный вход регистра 4 и запоминается в нем по сигналу на тактовом входе 15 устройства, так как в этом же цикле на двухраэрядный кодовый вход устройства подается код 11. Во втором цикле код на входе дешифратора 8 равен 00, а на второй управляющий вход 18 устройства подается сигнал, поэтому в регистр 2 адреса числа по сигналу, подаваемому на тактовый вход 15 устройства, записывается сумма содержимого регистра 2 адреса числа и регистра 4, которая с выхода сумматора 7 через третий ком-мутатор 9 подается на информационный вход регистра 2 адреса числа.

Таким образом, предлагаемое устройство помимо режимов адресации данных, присущих известному устройству, реализует режимы адресации с индексацией при одновременном "продвижении" индекса, расширяет воэможности магазинной обработки данных, обеспечивая в том числе н шаг приращения адреса, отличный от единицы, а также обеспечивается воэможность использования шага приращения адреса. переменной длины, что снижает в 5-10 раз затраты машинного времени на формирование исполнительных адресов по соответствующему закону и обеспечивает решение задач классификации в реальном масштабе времени. Кроме того, из постоянной памяти исключаются подпрограммы формирования исполнительных адресов, увеличивая полезный объем памяти команд.