Преобразователь параллельного кода в последовательный
ПРЕОБРАЗОВАТЕЛЬ ПАРАЛДЕЛЬНОГО КОДА В ПОСЛЕДОВАТЕЛЬНЫЙ, содержащий группу регистров сдвига, ин .формационные входы которых подключены к информационному входу преообраэователя , вход адреса которого Через дешифратор соединен с адресными входами регис1 ров сдвига группы , элементы И, отличающи .file я тем, что, с целью повышения ;быстродействия преобразования, в него введены триггеры адреса/ выход|Ной элеме нт ИЛИ, а регистры сдвига :группы соединены последовательно, ;прич выходы дешифратор соединены I соответственно с единичными входа;ми триггеров адреса, нулевые входы , I которых подключены к входу обнулеI НИН преобразователя, а единичные I выходы - к первым входам соответствующих элементов И, выходы которых через выходной элемент ИЛИ соединены с выходом пр еобразователя, вторые входы элементов И подключены к выходам соответствующих регистров сдвига группы, а третьи входы объе- . S дине1&1 и подключены к входу синхронизации преобразователя, соеди; немного со сдвиговыми входами регистров сдвига группы.
СОЮЗ СОВЕ. ГСКИХ
6ЮЛМИОМ
РЕСПУБЛИК
SU„„10? 5253 А
ЗСЮ .G 06 F (ОСУДАРС. ТВЕННЫЙ КОМИТЕТ СССР
FlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ
I с, ОГ)ИСАНИЕ ИЗОБРЕТЕНИЯ !
Н A9TOPCHOINf СВИДЕТЕЛЬСТВУ (21 ) 3524815/18-24 (22) 20.12 ° 82 (46) 23.02.84. Вюл. М 7 (72) В.И. Редченко (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР
-9 217?12, кл. G 06 F 5/04, 1967;
2. Авторское свидетельство СССР
9 855651, кл. G 06 F 5/04, 1979 (прототип). (54)(57) GPEOBPA30BATElIb .НОГО КОДА В ПОСЛЕДОВАТЕЛЬНЫИ, содержащий группу регистров. сдвига, ин,формационные входы которых подключены к информационному входу нреообразователя, вход адреса которого через дешифратор соединен с адрес- .. ничи входами регистров сдвига группы, элементы И, о т л и ч а ю щ и .йс я тем, что, с целью повышения и быстродействия преобразования, в не го введены триггеры адреса, выход;ной элемент ИЛИ, а регистры .:двига группы соединены последовательно, причем выходы дешифратора соединены
;соответственно с единичными входа;ми триггеров адреса, нулевые входы
:которых подключены к входу обнуле ния преобразователя, а единичные выходы - к первым входам соответст«
:вующих элементов И, выходы которых через выходной элемент ИЛИ соедине. ны с выходом преобразователя, вто: рые входы элементов И подключены к выходам соответствующих регистров сдвига группы, а третьи входы объединены и подключены к входу синх- Я, ронизации преобразователя, соеди, ненного со сдвиговыми входами ре. гистров сдвига группы.
С:
1075253
Изобретение относится к автоматике и вычислительной технике и предназначено для использования в различного типа счетно-решающих устройствах; системах и приборах автоматического контроля и регули- 5 рования, а также в других устройствах, осуществляющих преобразование дискретной информации.
Известен преобразователь параллельного кода в последовательный, содержащий регистр хранения (сдвиговый регистр), элементы И, подключенные к выходу устройства и к регистрам сдвига (1 .
Недостатком его является относительно низкое быстродействие и невозможность использования при большой частоте обмена информационными словами, вызванная применением распределенных по нескольким шинам импульсов и необходимостью применения подготовительных сигналов.
Наиболее близким к предлагаемому преобразователю является преобразователь параллельного кода в последовательный, содержащий группу регистров сдвига, информационные входы которых подключены к информациойному входу преобразователя, вход адреса которого через дешифратор соединен с адресными входами регистров сдвига, элементы И, выходной элемент И, дешифратор, регистр; управления, Входной счетчик, счетчик управления и коммутатор, причем выходы старших разрядов всех 35 регистров сдвига .через коммутатор соединен с выходным Злементом И, вход синхроимпульсов через входной счетчик и элемент И соединен со счетчиком и регистром управления, 40 выходы которых соответственно соединены с входами коммутатора и че- рез группу элементов И с входами регистров сдвига, а сброс - с соот ветствующими входами счетчика и ре- 45 гистра управления, а также входного счетчика 2 $.
Недостатками известного устройства являются относительно низкое быстродействие;, вызванное тем, что преобразование информации ведется обязательно со всей группы регистров сдвига (от первого до пос.леднего), кроме того, оно не позволяет производить преобразование информации, начиная с любого регистра сдвига. Быстродействие снижает также необходимость подачи адресных посылок, количество которых равно числу регистров сдвига. Кроме 60 того, устройство имеет довольно сложную схему, вызванную применением регистра управления, входного счетчика, счетчика управления и коммутатора, что снижает также показатели надежности. Надежность уменьшается также из-за необходимости установки на регистре управления начальных условий в первом разряде.
Целью изобретения является повышение быстродействия преобразования и надежности.
Поставленная цель достигается тем, что в преобразователь параллельного кода в последовательный содержащий группу регистров сдвига, информационные входы которых подключены к информационному входу преобразователя, вход адреса которого через дешифратор соединен с адресными входами регистров сдвига группы, элементы И, введены триггеры адреса„ выходной элемент ИЛИ, а регистры сдвига группы соединены последовательно; причем выходы дешифратора соединены соответственно с единичными входами триг1.еров адреса, нулевые входы которых подключены к входу обнуления преобразователя, а единичные выходы - к первым входам соответствующих элементОВ И, ВыхОДы KGTopbIx через ВыхОДной элемент ИЛИ соединены с выходом преобразователя, вторые входы элементов И пОдключены к выходам соответствующих регистров сдвига группы, а третьи входы объединены и .подключены к,входу синхронизации преобразователя, соединенного со сдвиговыми входами регистров сдвига группы.
На чертеже представлена функциональная схема преобразователя. Преобразователь содержит. регистры 1 1 „ сдвига, дешифратор 2, триггеры 3+3>, адреса (количество которыя равно количеству регистров сдвига), элементы И 4 4»,, выходной элемент
ИЛИ 5, информационный. вход б преоб-1 разователя, вход 7 адреса, вход 8 обнуления, вход 9 синхронизации, выход 10 преобразователя.
Устройство для преобразования параллельного кода в последовательный работает следующим образом.
Через вход 6 подается параллельный код, который необходимо преобразовать в последовательный, а через вход 7 на дешифратор 2 подается адрес. Расшифрованный дешифратором 2 адрес производит запись информации В регистры 1-.1,„ и одновременно устанавливает соответствующий данному адресу триггер ЗтЗи адреса в состояние "1". Триггеры
3-3; адреса перед посылкой адреса устанавливаются в состояние "0" сигналом по входу 8.
Таким образом, массив информации, подлежащий преобразованию, записывается в регистры 11 сигналами с дешифратора 2. Одновременно дешифратор 2, устанавливая в состоя1075253 ние "1" соответствующий триггер 3-Эр вующая адресу A Аналогичным обра ðeñ открывает этим соответствую- зом при подаче адреса, следующего щий элемент И 3-.3у,. за А, например А, открывается
Синхроимпульсы через вход 9 посту- соответствующий этому адресу тригпают на сдвиговые входы регистров гер адреса, а поскольку регистры
1-1„, продвигая в них записанную сдвига соединены последовательно,. с входа 6 информацию. Сдвиг информа- то при открывании соответствующего ции производится задним фронтом. Од». А элемента И через выходной эленовременно синхроимпульсы стробиру- мент ИЛИ 5 при поступлении синхроют элементы И 4-4 импульсов будет. проходить последоI
При подаче адреса A. óñòàíàâëèâà- () вательно информация с регистров ется в состояние "1" триггер 3 ад- сдвига, соответствующих адресами реса, открывая элемент И 4,„. В этом .Ag, Аg, ..., А . Аналогично можно случае информация, записанная в ре- производить сдвиг информации не гистры 1-1 сдвига, сдвигается синх- : .только серией (например, посылки, роимпульсами и проходит через эле- !5 соответствующие последовательному мент И 4>, поступая на выходной эле- прохождению на выход пачек информамент ИЛИ 5, а затем на выход 10 ций, соответствующей A<, A>, А
-преобразователя. Сдвиг информации А или А, A>, ..., А или происходит как в регистре 1 сдвига, A$, Ag) но и только по адретак и в регистре 1 сдвига, кото" gg сам A), или А, или А, или Ag. рые включены последовательно, до Таким образом, предлагаемый преполной выдачи информации со всего образователь может начинать преобустройства. Перед подачей последую- разование записанного массива инщей посылки информации на вход 8 формации как начиная с любого адреобнуления подается сигнал сброса, yg са до последнего, так и по адресам. устанавливающий триггеры 3-3, ад- - Это повышает быстродействие на вереса в состояние "0", вследствие личину к, которая равна чего все элементы И закрываются. А, При подаче адреса А„ устанавливает- А; ся в состояние "1" триггер 3 адре30 где A - максиМальное количество ад са, открывая соответствующий эле- ресов (регистров ), мент И 4. В этом случае синхроим- А;1 - адрес. с которого необхопульсы сдвигают информацию как в димо начинать преобразова регистре 1, та к и в регистре 1 |,. Од" ние. нако поскольку триггер 3> адреса Кроме того, за счет упрощения установлен сигналом обнуления в схемы (исключены входной счетчик, состояние "0" (т.е. соответствую.- счетчик управления, регистр управщий ему элемент И 4 закрыт), ин- ления и коммутатор) повышается наформация проходит на выходной эле- дежность (на порядок и более), а мент ИЛИ 5 только через элемент возможность начинать работу с любоИ 4 с регистра 1. Таким образом, 40 го адреса позволяет расширить функ:в этом случае на выход 10 будет циональные воэможности преобраэова,,выдаваться информация, соответст- теля.
1075253
Составитель В. Редченко
Редактор Р. Цицика техред В.далекорей Корректор,A° . тяско
Заказ 499/42 тираж 699 . Подписное
ВНИИЛИ.Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д; 4/5
Филиал ППП "Патент"„ г. Ужгород, ул. Проектная, 4
