Устройство для суммирования @ -разрядных последовательно поступающих чисел

 

УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ m п-РАЗРЯДНЫХ ПОСЛЕДОВАТЕЛЬНО ПОСТУПАКХЦИХ ЧИСЕЛ, содержащее группу из п счетных триггеров, первую группу из п элементов И, группу на п элементов ИЛИ.и первый элемент задержки, причем первые входы элементов И первой группы, где j 2,4,..., п, соединены между собой и с входом первого элемента задержки , выход которого соединен с первыми входами {j-l)-x элементов И первой группы, выход i-ro элемента И первой группы, где ,2,..., п, соединен с первым входом 1-го элемента ИЛИ группы, выход которого соединен с счетным входом i-ro счетного триггера, единичный выход которого является i-M выходом устройства и соединен с вторым входом (i+l)-ro элемента ИЛИ группы,о т ли чающееся тем, что, с целью расширения функциональных возможностей путем обеспечения вычисления суммы последних m чисел из поступающей последрвательности, ; оно содержит группу из п т-разрядЙНХ сдвигающих регистров, вторую группу из п элементов И, первый-и второй элементы И, элемент запрета, элемент ИЛИ, второй, третий i чет; вертый элементы задержки, причем i-й информационный вход устройства соединен с первым входом i-ro элемента И второй группы, выход кото;рого соединен с информационным входом i-ro сдвигающего регистра и третьим входом i-ro элемента ИЛИ группы, инверсный выход 1-го сдвига ,ющего регистра соединен с вторым входом i-ro элемента И первой группы и с i-M входом первого элемента И, выход которого соединен с первым входом второго элемента И и с инверсным входом ЗЛемента запрета, выход § которого соединен с первым входом первого элемента ИЛИ группы и входом второго элемента задержки, выход которого соединен с входом первого элемента задержки, выход которого соединен с входом третьего элемента задержки, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с входом четвертого элемента задержки, вторыми входг1ми J-X элементов И вторбй груп пы и управляющими входами j-x сдвигаСП (( яцих регистров, тактовый вход устройto ства соединен с прямым входом элемента запрета и вторым входом .второго а ;элемента И, выход которого соединен с вторым входбм элемента ИЛИ, а выход четвертого элемента задержки соединен с вторыми входами (J-1)-Х элементов И второй группы и управляющими входами {J-1)-X сдвигающих регистров.

СОЮЗ СООЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

359 С 06 F 7 50

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21 ) 3518603/18-24 (22) 13.12.82 (46) 23.02.84. Вюл. 9 7 (72) Г.А. Ерошко и Н.Н. Шубина (53) 681.325.5(088.8) (56) 1. Авторское свидетельство СССР .9 920707, кл. G 06 F 7/50, 1980.

2. Авторское свидетельство СССР

Ф 581470, кл. С 06 F 7/50, 1975 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ СУИИИРОВАНИЯ m n-РАЭРЯДНЦХ ПОСЛЕДОВАТЕЛЬНО

ПОСТУПИОЩИХ ЧИСЕЛ, содержащее группу из и счетных триггеров, первую группу из и элементов И, группу иэ и элементов ИЛИ.и первый элемент задержки, причем первые входы )-х элементов И первой группы, где ,} = 2,4,..., и, соединены между собой и с входом первого элемента задержки, выход которого соединен с первыми входами (g-1)-х элементов И первой группы, выход i-ro элемента

И первой группы, где 1=1,2. .. Il. соединен с первым входом i-го элемента ИЛИ группы, выход которого соединен с счетным входом i-го счетного триггера, единичный выход которого является i-м выходом устройства и соединен с вторым входом (1+1)-го элемента ИЛИ группы,о тл и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей путем обеспечения вычисления суммы последних ш чисел из поступающей последовательности, ;оно содержит группу из n m-разрядных сдвигающих регистров, вторую

„.SU„„1075260 А.группу из и элементов И, первый-и второй элементы И, элемент запрета, элемент ИЛИ, второй, третий г чет, вертый элементы задержки, причем

i-й информационный вход устройства соединен с первым входом i-го элемента И второй группы, выход кото. рого соединен с информационным входом i-го сдвигающего регистра и третьим входом i-го элемента ИЛИ группы, инверсный выход i-го сдвигающего регистра соединен с вторым входом i-го элемента И первой группы и с i-м входом первого элемента

; И, выход которого соединен с первым . входом второго элемента И и с инверсным входом элемента запрета, выход

:которого соединен с первым входом

: первого элемента ИЛИ группы и вхо,дом второго элемента задержки, выход которого соединен с входом первого элемента задержки, выход которого соединен с входом третьего элемента задержки, выход которого.соединен с первым входом элемента ИЛИ, выход которого соединен с входом чет вертого элемента задержки, вторыми входами J-х элементов И вторбй группы и управляющими входами g-x сдвига ющих регистров, тактовый вход устрой ятва соединен с прямым входом элемен та запрета и вторым входом .второго ,элемента И, выход которого соединен вторым входом элемента ИЛИ, а выхбд четвертого элемента задержки соединен с вторыми входами (}-1)-х-элементов И второй группы и управляющими входами II -1)-х сдвигающих регистров.

1075260

Изобретение относится к вычислительной технике и может быть использовано в устройствах статистической обработки информации.

-Известно устройство для суммирования m n-разрядных чисел, содержащее и суммирующих блоков, каждый из которых содержит Ь многовходовых одноразрядных сумматоров с сохранением переносов Г1).

Недостаток устройства — сложность и ограниченные функциональные возможности: при изменении хотя бы одного из ш чисел массива необходимо вводить и суммировать весь массив m чисел, что затрудняет использование данного устройства для статистической обработки непрерывно -поступающей последовательности чисел.

Наиболее близким по технической сущности к изобретению является параллельный накапливающий сумматор, содержащий в каждом разряде триггер, элемент И и элемент ИЛИ, выход которого подключен к счетному входу триггера соответствующего

Разряда, а вход подключен к выходу элемента И этого же разряда и единичному выходу триггера предыдущего разряда сумматора, первые входы элементов И подключены к информационным входам устройства, тактовый вход устройства подключен к вторым входам .элементов И четных разрядов суйматора непосредственно, а нечетных разрядов — через элемент задержки (2 3.

Недостатком этого сумматора являются ограниченные функциональные воэможности, так как этот сумматор вычисляет сумму всех поступивших на его входы чисел и не обеспечи: вает вычисление суммы ш последних поступивших чисел.

Целью изобретения является расширение функциональных возможностей устройства путем обеспечения вычисления суммы последних m чисел из.поступающей последовательности.

Цель достигается тем, что в устройство для суммирования m и-Разрядных последовательно поступающих чисел, содержащее группу нз и счетных триггеров, первую группу из и эле-. ментов И, группу нз и элементов ИЛИ и первый элемент задержки, причем первые входы J-x элемен.тов И первой группы, где )=2,4,...,n соединены между собой и с входом первого элемента задержки, выход которого соединен с первыми входами (J-1)-х элементов И первой группы, выход i-го элемента И первой группы, где i=1,2,...,п, соединен с первым входом i- ro элемента ИЛИ .Руппы, выход которого соединен со счетным входом i-ro счетного триггера, единичный выходкоторого являет ся i-м выходом устройства и соединен с вторым входом (i+1)-го элемента ИЛИ группы, введены группа из

n m-разрядных сдвигающих регистров, вторая группа из п элементов И, первый и второй элементы И, элемент запрета, элемент ИЛИ, второй, третий и четвертый элементы задержки, причем i-й информационный вход устройства соединен с первым входом

i-ro элемента И второй группы, выход которого соединен с информационным входом i-го сдвигающего регистра и третьим входом i-ro элемента

ИЛИ группы, инверсный выход i-ro сдвигающего регистра соединен с вторым входом i-го элемента И первой группы и c i-м входом первого элемента И, выход которого соединен с первым входом второго элемента И и с инверсным входом элемента запрета, выход которого соединен с первым входом первого элемента ИЛИ группы и входом второго элемента задержки, выход которого соединен с входом первого элемента задержки, выход .которого соединен с входом третьего элемента задержки, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с входом четвертого элемента задержки, вторыми входами J-x элементов И второй группы и управляющими входами J-x сдвигающих регистров, тактовый вход устройства соединен с прямым входом элемента запре. та и вторым входом второго элемента

И, выход которого соединен с вторым входом элемента ИЛИ, а выход

40 четвертого элемента задержки соеди-.

5

35 нен с вторыми входами (g-1)-х элементов И второй группы и управляющими .входами(g -1 ) -х сдвигающих регистров. .

На чертеже показана схема устройства.

Устройство содержит сдвигающие регистры 1„-1„, группы элементов И

2 -2 „ и 3„-3„, элементы И 4 и 5, элемент запрета б, группу элементов

ИЛИ 7 -7„, элемент ИЛИ 8, гРУппУ счетных триггеров 9„-9>, элементы задержки 10-13, информационные входы

14„-14„, выходы 15 -15„ Разрядов сУ ммы, тактовый вход .16.

Устройство работает следующим образом.

В исходном состоянии в регистрах 1 -1„ записаны нули, следовательно, йо одному входу открыт элемент И 5, триггеры 9 -9 > — в нулевом состоянии. Первый импульс, посту пающий на тактовый вход 16 через элементы И 5 и ИЛИ 8, поступает на вторые входы элементов И 3 -3 чет2 и ных Разрядов, производит сдвиг в регистрах 1z-1„ четных разрядов и

1075260

И 4 закрывается и открывается элемент запрета б. (m+1)-й такто/ вый импульс через элемент запрета б, элемент .ИЛИ 7 поступает на

5 счетный вход триггера 9, т.е. к младшему разряду суммы, находящейся в триггерах 9 -9д, прибавляется единица. Этот же имйульс через элемент задержки 11 поступает на вто20 рые входы элементов И 2 -2 „ четных разрядов и обеспечивает поступление четных разрядов первого числа в обратном коде через элементы ИЛИ

72-7 на счетные входы триггеров

25 92 -9„ и их сложение с суммой, находящейся в триггерах 9„-9„. Далее этот же импульс через элемент задержки 10 поступает на первые входы элементов И 2 -2„„„ нечетных разрядов и обеспечивает поступление нечетных разрядов первого числа в обратном коде через элементы

ИЛИ 7 -7„ .,на счетные входы триггеров

9 -9„ „ нечетных разрядов и их сложение с суммой, находящейся в триггерах 9„-9„. Далее. этот же сигнал через элемент задержки 12 посту40 суммы ш последних чисел без необходимости постоянного пересчета суммы всех.m.чисел. Это позволяет запись четных разрядов первого чис- ность поступивших m чисел, причем ла в эти регистры, а также через в k-х разрядах регистров 1 -1„, элементы HJIH 7>-7> - в триггеры где k=1,2,...,ø, записывается

92-9Ä. Этот же имйульс через эле- (m-k+1)-å число поступившей после" мент задержки 13 поступает на пер- довательности чисел. Если первое вые входы элементов И 3.(-3 нечет- 5 число из последовательности нуль и-1

I ных разрядов, производит сдвиг в то на инверсных выходах всех регирегистрах 1 -1 . нечетных раэря„-тров единицы, элемент И 4.открыт дов и запись нечетных разрядов пер.1 flM я (m+1)-й такт работы устройства вого числа в эти регистры, а также аналогичен предыдущим тактам. Если через элементы ИЛИ 7 -7 - в тригге- ке первое число не нуль, то элемент ры 9 -9„, . Следовательно, в первых разрядах регистров Q -1п и в триггерах $ - 9 записывается первое число из непрерывно поступающей последовательности чисел.

Второй тактовый импульс через элементы И 5 и ИЛИ 8 поступает на вторые входы элементов И 3 -3> четных разрядов, производит сдвиг в регистрах 1 -1 и запись четных раз2 и рядов второго числа в эти регистры, а также обеспечивает их поступление через элементы ИЛИ 72-7 на счетные входы триггеров 92-9„ четных разрядов. При поступлении четных разрядов второго числа происходит

-их сложение с четными разрядами первого числа, записанного в триггерах

91-9„ следующим образом: при поступлений "О." состояние триггера не меняется, а при поступлении "1" состояние триггера изменяется на противоположное, причем при переходе триггера из единичного в нулевое состояние на единичном выходе этого триг.гера появляется сигнал переноса в следующий разряд, который суммируется со значением этого разряда, пает на первый вход элеменга ИЛИ 8 и т.д. и производится запись следующего

Затем второй тактовый импульс числа в регистры 1„-1„ и сложение с через элемент задержки 13 поступа- ;суммой, находящейся в триггерах ет на вторые входы элементов И 3 -3„ 9 -9 и четных разрядов (ш+1)-ro чиснечетных разрядов, производит сдвиг ла, а также их поступление через в регистрах 1„-1„ „нечетных раэря- элементы ИЛИ 72-7 на счетные входы

Iдов и запись нечетных разрядов вто-: триггеров 92 -9„, и т.д. как описарого числа в эти регистры, а также обеспечивает их поступление через Таким образом, при поступлении элементы ИЛИ 7 -7 нечетных раэ- (ш+2)-го тактового импульса из рядов на счетные входы триггеров суммы m чисел вычитается .3-е из

9j-9„ нечетньи - разрядов и сложение поступающих чисел (путем сложения с нечетными разрядами числа, запи- 50 сУммы ш чисел с числом, Дополнисанного в триггерах 9 z 9 (по ана- тельным к 2-му) и прибавляется логии со сложением четных разрядов). вновь поступившее (m+2)-е число. л

0 записано число 0111, а поступает всегда находится сумма m последйих число 0011 ° Тогда после первого 55 чисел из поступающей последовательсложения (четных разрядов) в триггерах 9 -9 запи:ывается число и

1001„ а после второго сложения Технико-экономический эффект (нечетных разрядов) — сумма 1010. изобретения заключается в расширеПри поступлении тактовых импуль- g) -нии функциональных возможностей: сов с третьего по ш-. и устройство устройство обеспечивает нахождение работает аналогично. После ш-ro тактового импульса в триггерах 9„-9 и записывается сумма m чисел, а в регистрах 1„-1 „ — вся последователь- 65 оперативно вычислять сумму ш послед1075260

ЖлСоставитель В. Горохов

Редактор P. Цицика Техред. B.далекорей Корректор, A. Тяско

Заказ 499/42 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва," Ж-35; Раушская наб., д. 4/5 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 них чисел из непрерывно поступающей последовательности, что расширяет область примЕнения устройства, например, для контроля качества систем в процессе их функционирования.