Устройство для возведения в степень

 

УСТРОЙСТВО ДЛЯ ВОЗВЕДЕ НИЯ В СТЕПЕНЬ, содержащее регистр основания, матрицу умножения двух разрядов, матрицу возведения десятичной цифры в квадрат, десятичный счетчик, преобразователь десятичного числа в число-импульсный код, генератор импульсов, блок управления , содержащий генератор тактов , первый дешифратор, выход генератора тактов соединен со счетным входом счетчика, разрядные выходы которого соединены с информационными входами первого дешифратора , разрядные выходы регистра основания соединены с первыми группами разрядных входов матриц умножения двух разрядов и возведения десятичной цифры в квадрат, разрядные выходы матрицы возведения десятичной цифры в квадрат соединены с разг рядными входами десятичного счетчика , счетный вход которого соединен с выходом преобразователя десятичного числа в число-импульсный код, разрядные входы которого соединены с разрядными выходами матрицы умножения двух разрядов, тактовый вход преобразователя десятичного числа в число-импульсный код соединен с выходом генератора импульсов, о т л ич а ю;,щ е е с я тем, что, с целью расширения области его применения путем обеспечения возможности извле чения квадратного корня из десятичного числа в него введены реверсив ный счетчик, группа элементов И, элемент ИЛИ, формирователь одиночных импульсов, триггер, первая и вторая схемы сравнения, в блок управления введены элемент ИЛИ, первый и второй триггеры, триггер режимов , первый, второй и третий элементы И, счетчик циклов, счетчик тактов, второй и третий дешифраторы , группа элементов ИЛИ, первыЛ второй, третий, четвертый и пятый выходы первого дешифратора соединены с первыми входами соответствующих элементов группы ИЛИ, первый вход шестого элемента группы ИЛИ i соединен с первым выходом второго дешифратора, второй выход которого (Л соединен с вторыми входами элементов группы ИЛИ, выходы.элементов группы ИЛИ с первого по шестой соединены соответственно с управляющими входами регистра основания, матрицы возведения десятичной цифры в ;квадрат, десятичного счетчика, матрицы умножения двух разрядов, преобразователя десятичного числа в число-импульсный код, управляющим входом первой и второй схем сравнеэо ния, первая группа информационных 4 1 входов первой схемы сравнения соеди-нена с первой группой информационных входов второй схемы сравнения 00 и разрядными выходами регистра основания , вторые группы информационных входов и второй схем срав нения соединены с разрядными выходами десятичного счетчика, выход первой схемы сравнения соединен с входом установки в единицу триггера , информаионным входом формирователя одиночных импульсов, первым входом первого элемента группы И, входом установки в единицу второго 1 триггера блока управления, выход втс рой схемы сравнения с пер

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(Д) 6 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3396076/18-24 (22) 18. 02. 82 (46) 07. 04. 84. Вюл. 9 13 (72) A. Н. Фойда, О. Т. Чигирин и . и lO.Т.Чигирин (53) 681.325(.088.8) (561 1. Авторское свидетельство СССР

Р 836634, кл. G 06 F 7/552, 1979.

2. Авторское свидетельство СССР

9 391560, кл. G F 7/38,.1971 (прототип). (54) (57) УСТРОЙСТВО ДЛИ ВОЗВЕДЕ

НИЯ В СТЕПЕНЬ, содержащее регистр основания, матрицу умножения двух разрядов, матрицу возведения десятичной цифры в квадрат, десятичный счетчик, преобразователь десятичного числа в число-импульсный код, генератор импульсов, блок управления, содержащий генератор тактов, первый дешифратор, выход генератора тактов соединен со счетным входом счетчика, разрядные выходы которого соединены с информационными входами первого дешифратора, разрядные выходы регистра основания соединены с первыми группами разрядных входов матриц умножения двух разрядов и возведения деся- тичной цифры в квадрат, разрядные выходы матрицы возведения десятичной цифры в.квадрат соединены с раз рядными входами десятичного счетчика, счетный вход которого соединен с выходом преобразователя десятичного числа в число-импульсный код, разрядные входы которого соединены с разрядными выходами матрицы умно- . жения двух разрядов, тактовый вход преобразователя десятичного числа в число-импульсный код соединен с выходом генератора импульсов, о т л ич а ю щ е е с я тем, что, с целью расширения области его применения. путем обеспечения воэможности извле чения квадратного корня из десятичного числа в него введены реверсив ный счетчик, группа элементов И, элемент ИЛИ,, формирователь одиночных импульсов, триггер, первая и вторая схемы сравнения, в блок управления введены элемент ИЛИ, первый и второй триггеры, триггер режимов, первый, второй и третий элементы И, счетчик циклов, счетчик тактов, второй и третий дешифраторы, группа элементов ИЛИ, первый второй, третий, четвертый и пятый выходы первого дешифратора соединены с первыми входами соответствующих элементов группы ИЛИ, первый вход шестого элемента группы ИЛИ

Я соединен с первым выходом второго Е дешифратора, второй выход которого соединен с вторыми входами элементов группы ИЛИ, выходы .элементов группы ИЛИ с первого по шестой сое- С а динены соответственно с управляющими входами регистра основания, мат рицы возведения десятичной цифры в

,квадрат, десятичного счетчика, матрицы умножения двух разрядов, преобразователя десятичного числа в число-импульсный код, управляющим входом первой и второй схем сравнения, первая группа информационных входов первой схемы сравнения соединена с первой группой информационных входов второй схемы. сравнения и разрядными выходами регистра основания, вторые группы информационных входов первой и второй схем срав нения соединены с разрядными выходами десятичного счетчика, выход первой схемы сравнения соединен с входом установки в единицу триггера, информаионным входом формирователя одиночных импульсов, первым входом первого элемента группы И, входом установки в единицу второго триггера блока управления, выход вть рой схемы сравнения соедннен с пер1084787 вым входом второго элемента группы

Н,. первый вход третьего элемента группы И соединен с третьим выходом ,второго дешифратора, входы начальной установки в ноль триггера, реверсивного счетчика и формирователя одиночных импульсов соединены с

I вторым выходом второго дешифратора, .выход генератора импульсов соединен с вторыми входами всех элементов группы И, выходы которых соединены с первой группой входов элемента ИЛИ, второй вход которого соединен с выходом формирователя одиночных импульсов, выход первого элемента ИЛИ соединен со счетным входом реверсивного счетчика, вход перевода в режим вычитания импульсов которого соединен с инверсным выходом триггера, разрядные выходы реверсивного счетчика соединены с вторыми группами разрядных входов матриц умножения двух разрядов и возведения десятичной цифры в квадрат, информационные входы регистра основания соединены с входом устройства, в блоке управления прямой выход первого триггера соединен с первым входом первого элемента И, выход которого соединен со счетным входом счетчика циклов, разрядные выходы которого соединены с информационными входами второго дешифратора, второй выход которого соединен с входом установки в ноль второго триггера и первым входом, второго элемента ИЛИ, выход генератоИзобретение относится к вычислительной технике и может быть применено в цифровых приборах для обра.ботки результатов измерения.

Известно устройство содержащее re нератор импульсов, группу элементов

И, счетчик результата, счетчик числа, группу дешифраторов нуля.

Данное устройство позволяет возво дить десятичные числа, представленные двоично-десятичным кодом, в квадрат j1) .

Недостатком данного устройства является невозможность извлечения квадратного корня из заданного числа.

Наиболее близким по технической сущности к изобретению является устройство, содержащее регистр основания, матрицу разрядов, матрицу произведения двух разрядов, накопитель, преобразователь числа в код, ра тактов соединен с вторым входом первого элемента И и первым входом второго элемента И, второй вход которого соединен с инверсным выходом первого триггера, вход сброса которого соединен с третьим выходом второго дешифратора, вход установки в единицу первого триггера соединен с выходом второго элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И и входом

1сброса счетчика циклов, первый вход третьего элемента И соединен с первым выходом третьего дешифратора, информационные входы которого сое,динены с разрядными выходами счетчи ка тактов, счетный вход которого сое динен с выходом, второго элемента И, второй вход третьего элемента И соединен с прямым выходом второго триггера, стробирующие входы первого и второго дешифраторов ссединены с первым .выходом триггера режимов, а второй выход последнего - со стробирующим входом третьего дешифратора, второй, третий, четвертый, пятый, шестой и седьмой выходы третьего дешифратора соединены соответственно с управляющими входами регистра .основания, матрицы возведения десятичной цифры в квадрат десятичного счетчика, матрицы умножения двух разрядов, преобразователя десятичкого числа в число-импульсный код и управляющим входом первой и второй схем сравнения, 2 генератор импульсов и схему управле-. ния (21 .

Недостатком. известного устройст- . ва также является невозможность извле чения квадратного корня: из заданного числа.

Целью изобретения является расширение функциональных возможностей путем обеспечения возможности извле1О чения квадратного корня из десятичного числа, Поставленная цель достигается тем, что в устройство для возведения в степень, содержащее регистр основания„ матрицу умножения двух

15 разрядов, матрицу возведения десятичной цифры в квадрат, десятичный счетчик, преобразователь десятичного числа в число-импульсный код, генератор импульсов, блок управле20 ния, содержащий генератор тактов, счетчик, первый дешифратор, выход. 1084787 4 генератора тактов соединен со счетным входом счетчика, разрядные выходы которого соединены с информационными входами первого дешифратора, разрядные выходы регистра основания соединены с первыми группами разрядных входов матриц умножения двух разрядов и возведения десятич ной цифры в квадрат, разрядные выходы матрицы возведения десятичной цифры в квадрат соединены с разрядными входами десятичного счетчика, счетный вход которого соединеи с выходом преобразователя десятичного числа в число-импульсный код, разрядные входы которого соединены с разрядными выходами матрицы умножения двух разрядов, тактовый вход преобразователя десятичного числа в число-импульсный код соединен с выходом генератора импульсов, введены реверсивный счетчик, группа элементов И, элемент ИЛЙ, формирователь одиночных импульсов, триггер, первая и вторая схемы сравнения, в блок управления введены элемент ИЛИ, первый и ,рторой триггеры, триггер режимов, первый, второй и третий элементы И, счетчик циклов, счетчик тактов, второй и третий дешифраторы, группа элементов ИЛИ, первый, второй, третий, четвертый и пятый выходы перво

ro дешифратора соединены с первйми ,входами соответствующих элементов группы ИЛИ, первый вход шестого элемента группы ИЛИ соединен.с первым выходом второго дешифратора, второй выход которого соединен с вторыми входами элементов группы

ИЛИ, выходы элементов группы ИЛИ с первого по шестой соединены соответственно с управляющими входамн регистра основания, матрицы возведения десятичной цифры в квадрат, десятичного счетчика, матрицы умножения двух разрядов, преобразовате-. ля десятичного числа в число-импульс ный код, управляющим входом первой и второй схем сравнения, первая груп па информационных входов первой схемы сравнения соединена с первой груп пой информационных входов второй схемы сравнения и разрядными выходами регистра основания, вторые группы информационных входов первой . и второй схем сравнения соединены с разрядными выходами десятичного счетчика, выход первой схемы сравнения соединен с входом установки в единицу триггера, информационным входом формирователя одиночных импульсов, первым входом первого зле мен a группы И, входом установки в единицу второго триггера блока управ ления, выход второй схемы сравнения соединен. с первым входом второro элемента группы И, первый вход третьего элемента группы И соединец с третьим выходом второго дешифрагора, входы начальной установки в ноль триггера, реверсивного счетчика и формирователя одиночных импульсов соединены с вторым выходом второ го дешифратора, выход генератора импульсов соединен с вторыми входами всех элементов группы И, выходы

10 которых соединены с первой группой входов элемента ИЛИ, второй вход которого соединен с выходом формирователя одиночных импульсов, выход первого элемента ИЛИ соединен со

15,счетным входом реверсивного счетчи" ка, вход перевода в режим вычитания имйульсов которого соединен,с инверсным выходом триггера, разрядные выходы реверсивного счетчика соединены с вторыми группами разрядных входов матриц умножения двух разрядов и возведения десятичной цифры в квадрат, информационные вхоры регистра основания соединены с входом устройства, в блоке управления прямой выход первого триггера соединен с первым входом первого элемента И, выход которого соединен со счетным входом счетчика циклов, разрядные

;выходы которого соединены с информа ционными входами второго дешифратора, второй выход которого соединен с с входом установки в ноль второго триггера и первым входом второго элемента ИЛИ, выход генератора

35 тактов соединен с вторым входом первого элемента И и первым входом второго элемента И, второй вход которого соединен с инверсным выходом первого триггера, вход сброса кото40 рого соединен с третьим выходом второго дешифратора, вход установки в единицу первого триггера соединен с выходом второго элемента ИЛИ, второй вход которого соединен с выходом

45 третьего элемента И и входом сброса счетчика циклов, первый вход третьего элемента И соединен с первыа выходом третьего дешифратора, информационные входы которого соединены с

50 1разрядными выходами счетчика тактов, счетный вход которого соединен с вы.ходом второго элемента И, второй вход третьего элемента И соединен с прямыч выходом второго триггера, стробирующие входы первого и второго дешифраторов соединены с первым выходом триггера режимов, а второй выход последнего — со стробирующим входом третьего дешифратора, второй, третий, четвертый, пятый, шестой и седьмой выходы третьего дешифратора соединены соответственно с управляющими входами регистра основания, матрицы возведения десятичной циФры в квадрат десятичного счетчи65 .ка, матрицы. умножения двух разря.1084787

60 дов, преобразователя десятичного числа в число-импульсный код и управляющим входом первой и второй схем .сравнения.

На .фиг.1 представлена блок-схема устройства; на фиг. 2 — блок-схема преобразователя десятичного числа в число-импульсный код; на . фиг. 3 — блок-схема блока управления.

Устройство для возведения в сте пень (фиг.1) содержит регистр 1 основания, матрицу 2 возведения десятичной цифры в квадрат, десятичный счетчик 3, преобразователь 4 десятичного числа в число-импульсный код, генератор 5 импульсов, блок 6 15 управления, матрицу 7 умножения двух разрядов, реверсивный счетчик 8, элемент ЙЛИ 9, группу элементов И 10, формирователь 11 одиночных импульсов; триггер 12, первую схему 13 20 сравнения, вторую схему 14 сравнения.

Преобразователь десятичного числа в число-импульсный код (фиг.2) содержит сдвиговый регистр 15, схемы И 16 и 17, схему ИЛИ 18, триггер

19, схему И 20.

Блок управления (фиг.3) содержит генератор 21 тактов, счетчик 22, первый дешифратор 23, первый элемейт

И.24, счетчик 25 циклов, второй дешифратор 26, первый триггер 27, счетчик 28 -тактов, третий дешифратор 29, второй триггер 30, второй элемент

И 31, третий элемент И 32, элемент

ИЛИ 33, группу элементов ЙЛИ 34, триггер 35 режимов.

В предлагаемом устройстве возведение десятичного числа в квадрат .производится с использованием таблицы умножения. При таком способе возведение числа, например, A=abc в 40 квадрат, где a — первый разряд числа, Ь вЂ” второй разряд, с - третий разряд, алгоритм работы устройства следующий. Сначала первый разряд а числа умножается на ace разряды 45 числа А, начиная с первого разряда.

Затем на все разряды числа A умно:жается торой разряд и т.д. Полученные частные произведения суммируются, причем каждое последующее част-.50 ное произведение сдвигается относитеI льно предыдущего на один разряд влево. !

При основании числа, равном десяти, произведение одного разряда на другой (aЪ, а с, Ь с) занимает два, 55 а их удвоенное произведение три разряда.

Преобразуем приведенную форму записи в форму, удобную для анализа

Как видно из приведенной формы записи, суммирование частных произведений для возведения десятичного числа в квадрат реализуется при помощи десятичного счетчика.

Частные произведения, равные удвоенным произведениям двух разрядов (2сЬ, 2са, 2Ъа), преобразуются в ,число-импульсный код и поступают в . определенные разряды счетчика, где суммируются с находящимся там чис» лом.

Число-импульсный,код удвоенного произведения 2cb поступает на счетный вход 2-го разряда счетчика (еди.ницы) и на счетный вход 3-го разряда счетчика (десятки) .

Число-импульсный коц удвоенного произведения 2cal поступает на счетный. вход 3-ro разряда счетчика (единицы) и на счетный вход 4-го разряда счетчика (десятки) .

Число-импульсный код удвоенного произведения 2Ъ4 поступает на счетный.вход 4-ro разряда счетчика (единицы) и на счетный вход 5-ro.ðàçðÿда счетчика (десятки/. Извлечение квадратного корня в предлагаемом устройстве иэ десятич- . . ного числа A производится методом последовательных проб за несколько циклов. Для этого последовательно возводятся в квадрат числа натурального ряда а„, а д, Q q,... а „, отличающиеся друг от друга на. одну градацию (единицу), начиная с младшего разряда, и сравниваются с числом А.

Последовательность таких операций продолжается до тех пор, пока выполняется неравеиство о, A т.е. ооущеЯ ствляется условие a„- As:Î.

Операция извлечения квадратного корня иэ десятичного числа A оканчивается в тот момент,.когда выполнено неравенство а p A. Квадратный корень из числа A будет меньше на одну градацию того числа о;, когда впервые будет получена положительная разность а;-А70.

Блок 6 управления, реализующий описанные алгоритмы возведения числа в квадрат и извлечения квадратного корня, работает следующим об.разом. операция возведения в квадрат производится следующим образом.

При поступлении первого импульса из генератора 21 тактов в счетчик

22 первый дешифратор 23 выдает разрешающий потенциал на регистр 1 основания, по которому в него записывается число A=abc, которое необходимо возвести в квадрат.

При поступлении в счетчик 22 второго импульса из генератора 21 тактов первый дешифратор 23 выдает разрешающий потенциал на матрицу воз1084787

50 ведения десятичной цифры в квадрат.

По этому сигналу квадрат каждого разряда а, 4, с числа A поступает.на соответствующие разрядные входы десятичного счетчика 3. . При поступлении в счетчик. 22 треть-5 его импульса из генератора 21 тактов, первый дешифратор 23 вщ ает разрешающий сигнал на матрицу 7 умножения двух разрядов и на преобразователь 4 десятичного числа в число- 10 импульсный.код. По этому сигналу удвоенное произведение 2сЪ (единицы) из матрицы 7 умножения двух раз-. рядов поступает на преобразователь.

4 десятичного числа в число-импульс- 15 ный код.

При поступлении в счетчик 22 . четвертого импульса из генератора 21 тактов первый дешифратор 23 вьщает разрешающий сигнал на матрицу 7 умножения двух разрядов и на преобразователь 4 десятичного числа в число-импульсный код . По этому сигналу удвоенное произведе ние 2сЬ (десятки) из матрицы 7 умножения двух разрядов поступает на.преобразователь 4 десятичного числа в число-импульсный код.

При поступлении пятого и шестого импульсов as генератора 21 тактов в счетчик 22 производится преобразование удвоенного произведения 2cg = в пропорциональное число импульсов, которые поступают в счетчик 3.

При поступлении седьмого и вось- . мого импульсов из тактового генератбра,21 в счетчик 22 первый дешифратор 23 выдает разрешающий сиг- . нал на матрицу 7 умножения двух разрядов и -преобразователь 4 десятичного числа в число-импульсный код, 40 по которому производится преобразо-. вание удвоенного произведения 2Ъд находящегося в матрице 7, в пропорциональное число импульсов, которые поступают в счетчик 3. 45

Операция извлечения квадратного корня производится следующим образом.

При поступлении первого импуль-. са из генератора 21 тактов в счетчик 25 .циклов второй дешифратор 26 въщает сигнал начальной установки

НУ, устанавливающий все блоки устройства, имеющие цифровую память в исходное состояние. При поступлении в счетчик циклов второго импульса из генератора 21 тактов второй дешифратор 26 выдает разрешающий потенциал на регистр 1 основания. По этому сигналу в регистр 1 основания записывается число A--аЬс, 60 иэ которого необходимо извлечь квадратный корень. Кроме того, по сигналу второго дешифратора 26 формирователь 10 счетных импульсов выдает импульс, поступающий на реверсивнык 65 ю счетчик 8, а первый триггер 27 ус.танавливается в исходное состояние

При этом выходной-сигнал перваго триггера 27 запрещает прохождение сигналов генератора 21 тактов через первый элемент И. 24 на счетчик 25 циклов.и разрешает прохождение этих сигналов через третий элемент И 32 на счетчик 28 тактов.

По первому импульсу,.поступившему из генератора 21 тактов в счет.чик 28 тактов через третий элемент .И 32, третий дешифратор 29 выдает разрешающий потенциал на матрицу 2 возведения десятичной цифры в квадрат. По этому сигналу квадрат каж дого раэрядаИ, bü,с числа, находящегося в реверсивном счетчике 8, поступает иа соответствующие разрядные входы десятичного счетчика 3 °

При поступлении в счетчик 28 тактов второго импульса as генератора

21 тактов третий дешифратор 29 выдает разрешающий сигнал на матрицу

7 умножения двух разрядов и на преобразователь 4 десятичного числа в число-импульсный код. По этому сигналу удвоенное произведение 2сЬ (единицы) из матрицы 7 умножения двух разрядов поступает на преобразователь 4 десятичного числа в число-импульсный код.

При поступлении в счетчик 28 тактов третьего импульса из генератора 21 тактов третий дешифратор 29 вьщает разрешающий потенциал на матрицу 7 умножения двух разрядов и на преобразователь 4 десятичного числа в число-импульсный код.

По этому сигналу удвоенное произведение 2сЬ (десятки) из матрицы 7 умножения двух разрядов поступает на преобразователь 4 десятичного числа н число-импульсный код.

При поступлении четвертого и пятого импульсов из генератора 21 тактов в счетчик 28 тактов производится преобразование удвоенного произведения 2cof в пропорциональное число импульсов, которые поступают в счетчик 3.

При поступлении шестого и седьмого импульсов из генератора 21 тактов в счетчик 28 тактов третий дешифратор 29 выдает разрешающий сигнал на матрицу 7 умножения двух разрядов и преобразователь 4 десятичного числа в число-импульсный код, по которому производится пре.образование удвоенного произведения

2 Ъа, находящегося в матрице 7 умножения двух разрядов, в пропорциональное число импульсов, которые поступают в счетчик 3.

При поступлении восьмого имнульса из генератора 21 тактов в счетчик 28 тактов третий дешифратор 29

1084787 выдает разрешающий потенциал на схе му 13 сравнения, по которому производится сравнение числа А, хранящегося.в регистре 1, из которого производится извлечение квадратного корня и числа (а Ъс), .находящегося в счетчике 3. Кроме того, по этому сигналу формирователь 10 счетных импульсов, если А > (аЬс), выдает импульс, поступающий через .элемент ИЛИ 9 на реверсивный счетчик 8.

Восьмой импульс генератора 21 тактов устанавливает. счетчик 28 тактов в исходное состояние. Последовательность работы устройства при поступлении следующих групп из восьми импульсов на счетчик 28 тактов аналогична описанной same.

Когда будет выполнено условие

Ас(а Ъс) схема .14 сравнения выдает управляющий сигнал на формирователь 10 счетных импульсов и единичный вход второго триггера 30. По этому сигналу второй триггер 30 выдает разрешающий потенциал на эле.;Мент И 31, через который проходит сигнал третьего дешифратора 29. Этот сигнал поступает на нулевой вход первого триггера 27, который выдает разрешающий сигнал на первый элемент И 24 и запрещающий сигнал

5 на третий элемент И 32.

Сигнал генератора 21 тактов поступает через первый элемент И 24 на счетчик 25 циклов g переводит его

О в нулевое состояние. По этому сигналу дешифратор 25 выдает управляющий сигнал на схему 14 сравнения. На этом операция извлечения квадратного корня из десятичного числа окавчивается.

Использование новых элементовреверсивного счетчика, триггера, схемы ИЛИ, формирователя счетных импуль-. сов, формирователя одиночных импульсов и двух схем сравнения выгодно отличает предлагаемое устройство от известного, так как позвоу ляет выполнять две операции: sosведение в квадрат и извлечение квадратного корня.

1084787

Составитель A.Êàýàíñêèé

Техред Л. Иикеш

Заказ 2011/43 Тираж 699

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Я-35, Раушская наб., д. 4/5

КорректорьА.Тяско

Редактор Т.Кугрышева

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4