Устройство для возведения в степень

 

УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В СТЕПЕНЬ, содержащее регистр основания , матрицу умножения двух разрядов , матрицу возведения десятичной цифры в квадрат, десятичный счетчик, преобразователь десятичного числа в число-импульсный код, генератор импульсов , а также блок управления, содержащий генератор тактов, счетчик и первый дешифратор, выход генератора тактов соединен со счетным входом счетчика, разрядные выходы которого соединены с информационными входами первого дешифратора, разрядные выходы регистра основания соединены с первыми группами входов матриц умножения двух разрядов и возведения десятичной цифры в квадрат, разрядные выходы матриц возведения десятичной цифры в квадрат соединены с разрядными входами десятичного счетчика, счетный вход которого соединен с выходом преобразователя десятичного числа в число-импульсный код, разрядные входы которого соединены с разрядными выходами матрицы умножения двух разрядов, тактовый вход преобразователя десятичного числа в число-импульсный код соединен с выходом генератора импульсов, о ct л ичающееся тем, что, с целью расширения функциональных возмсжностей путем получения возможности извлечения квадратного корня из .десятичного числа, в него введены вычитающий счетчик, группа элементов И, схема сравнения, блок хранения констант, в блок управления введены элемент ИЛИ, первый и второй триггеры , триггер режимов, первый, второй и третий элементы И, счетчик циклов, счетчик тактов, второй и третий дешифраторы, группа элементов ИЛИ, первый, второй, третий, четвертый и пятый выходы первого дешифрат тора соединены с первыми входами cooTBeTcjTByromHx элементов группы ИЛИ, первый выход :второго дешифратора соединен с вторыми входами элементов группы ИЛИ, выходы элементов группы ИЛИ с первого по пятый динены соответственно с управляющисл ми входами регистра основания, мат-, рицы возведения десятичной цифры в квадрат, десятичного счетчика, матрицы умножения двух разрядов и преобразователя десятичного числа в числоимпульсный код, первая группа информационных входов схемы сравнения соединена с разрядными выходами регистра основания, вторая группа информационных входов схемы сравнения соединена с разрядными выходами десятичного счетчика, выход схемы сравнения соединен с первым входом первого элеСП мента группы И и входом установки в CD О 4 единицу второго триггера блока управления , выход генератора импульсов соединен с вторым входом первого элемента И, выход которого соединен со счетным входом вычитающего счетчика, разрядные выходы которого соединены с вторыми группами разрядных входов матриц умножения двух разрядов и возведения десятичной цифры в квадрат, информационные входы регистра основания соединены с входом устройства, разрядные выходы блока хранения констант соединены с .информационными . входами вычитающего счетчика, в блоке управления прямой выход первого

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (ll) 1(51) С 06 Р 7/552 ( а

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3396077/18-24 (22) 18.02.82 (46) 28.02.84 Бюл. 9 8 (72) A.Í.Фойда, Д.Г.Ротенберг, О.Т.Чигирин и 10.Т.Чигирин (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР

9 836634, кл. G 06 F 7/552, 1979.

2. Авторское снидетельстно СССР

Р 391560, кл. G 06 F 7/38, 1971 (прототип) . т (54) (57) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ

В СТЕПЕНЬ, содержащее регистр основания, матрицу умножения двух разрядов, матрицу возведения десятичной цифры н квадрат, десятичный счетчик, преобразователь десятичного числа в число-импульсный код, генератор импульсов, а также блок управления, содержащий генератор тактов, счетчик и первый дешифратор, выход генератора тактов соединен со счетным входом счетчика, разрядные выходы которого соединены с информационными входами первого дешифратора, разрядные выходы регистра основания соединены с первыми группами входов матриц умножения двух разрядов и возведения десятичной цифры в квадрат,, разрядные выходы матриц возведения десятичной цифры в квадрат соединены с разрядными входами десятичного счетчика, счетный вход которого соединен с ныходом преобразователя десятичного числа в число-импульсный код, разрядные входы которого соединены с разрядными выходами матрицы умножения двух разрядов, тактовый вход преобразователя десятичного числа в число-импульсный код соединен с выходом генератора импульсов, о or л ич а ю щ е е с я тем, что, с целью расширения функциональных возможнос-: тей путем получения воэможности извлечения квадратного корня из десятичного числа, в него введены вычитающий счетчик, группа элементов И, схема сравнения, блок хранения констант, в блок управления введены элемент ИЛИ, первый и нторой триггеры, триггер режимов, первый, второй и третий элементы И, счетчик циклов, счетчик тактов, второй и третий дешифраторы, группа элементов

ИЛИ, первый, второй, третий, четвертый и пятый ныходы первого дешифра-. тора соединены с первыми входами соответствующих элементов группы

ИЛИ, первый выход второго дешифратора соединен с вторыми входами элементов группы ИЛИ, выходы элементов группы ИЛИ с первого по пятый сое- 9 динены соответственно с управляющими входами регистра основания, мат- / рицы возведения десятичной цифры в квадрат, десятичного счетчика, мат- С рицы умножения двух разрядов и преобразователя десятичного числа в число-Я импульсный код, первая группа информационных входов схемы сравнения соединена с разрядными выходами регистра основания, вторая группа информационных входов схемы сравнения соединена с разрядными выходами десятичного счетчика, выход схемы сравнения соединен с первым входом первого элемента группы И и входом устанонки в единицу второго триггера блока управления, выход генератора импульсов соединен с вторым входом перного элемента И, выход которого соединен со счетным входом вычитающего счетчика, разрядные выходы которого соединены с вторыми группами разрядных входов матриц умножения днух разрядов и возведения десятичной цифры в квадрат, информационные входы регистра основания соединены с входом устройства, разрядные выходы блока хранения констант соединены с;информационными входами вычитающего счетчика, в блоке управления прямой выход первого

1076904

30 триггера соединен с первым входом первого элемента И, выход которого соединен со счетным входом счетчика циклов, раэрядные выходы которого соединены с информационными входами второго дешифратора, второй выход которого соединен .с входом установки в нуль второго триггера и первым входом второго элемента ИЛИ, выход генератора тактов соединен с вторым входом первого элемента И и первым входом второго элемента И, второй вход которого соединен с инверсным выходом первого триггера, вход сброса которого соединен с третьим выходом дешифратора, вход установки в единицу-первого триггера соединен с выходом второго элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И и входом сбрОса счетчика циклов, первый вход третьего элемента И соединен с первым выходом третьего дешифратора, информа,ционные входы которого соединены с разрядными выходами счетчика тактов, счетный вход которого соединен

Изобретение относится к вычислительной технике и может быть применено в цифровых приборах для обработки результатов измерения.

Известно устройство, содержащее генератор импульсов, группу элементов И, счетчик результата, счетчик числа и группу дешифраторов нуля и позволяющее возводить десятичные числа, представленные двоично-десятичным кодом, в квадрат (1).

Наиболее близким по технической сущности к изобретению является устройство, содержащее регистр основания, матрицу разрядов, матрицу произведения двух разрядов, накопитель, преобразователь числа в код,генератор импульсов и схему управления (2).

Недостатком известных устройств является невозможность извлечения квадратного корня из заданного числа.2О

Цель изобретения — расширение функциональных возможностей устройства путем получения возможности извлечения квадратного корня из десятичного числа. 25

Поставленная цель достигается тем, что в устройство для возведения в степень, содержащее регистр основания, матрицу умножения двух разрядов, матрицу возведения десятичной цифры в квадрат, десятичный счетчик, преобразователь десятичного числа в с выходом второго элемента И, второй вход третьего элемента И соединен с прямым выходом второго триггера, стробирующие входы первого и второго дешифраторов соединены с первым выходом триrг еeр а р еeж иHмMоoв, второй выход которого соединен со стробирующим входом третьего дешифратора, второй, третий, четвертый, пятый, шестой и седьмой выходы третьего дешифратора соединены соответственно с управляющими входами регистра основания, .матрицы возведения десятичной цифры в квадрат, десятичного счетчика, матрицы умножения двух разрядов, преобразователя десятичного числа в число-импульсный код и управляющим входом схемы сравнения, второй выход второго дешифратора соединен с входом установки числа вычитающего счетчика и входом разрешения считывания числа блока хранения констант, седьмой выход треть- его дешифратора соединен с третьим входом элемента И. число-импульсный код, ген ератор импульсов, а также блок управлени я, содержащий генератор тактов, счетчик и первый дешифратор, выход генератора тактов соединен со счетным входом счетчика, разрядные выходы которого соединены с информационными входами первого дешифратора, разрядные выходы регистра основ ани я соедин ены с первыми группами разрядных входов матриц умножения двух разрядов и возведения десятичной цифры в квадрат, разрядные выходы матрицы воз в едени я десятичной цифры в квадрат соединены с раз рядными входами десятичного счетчика, счетный вход которого соединен с выходом преобразователя десятичного числа в число-импульсный код, разрядные входы которого соедин ены с разрядными выходами матрицы умножения двух. разрядов, тактовый вход преобразователя десятичного числа в число-импульсный код соединен с выходом генератора импульсов, введены вычитающий счетчик, группа элементов И, схема сравнения, блок хра:нения констант, в блок управления введены элемент ИЛИ, первый и второй триггеры, триггер режимов, первый, второй и третий элементы И, счетчик циклов, счетчик тактов, второй и третий дешифраторы, группа элементов

ИЛИ, первый, второй, третий, четвер1076904

65 тый и пятый выходы первого дешифратора соединены с первыми входами соответствующих элементов группы ИЛИ, первый выход второго дешифратора соединен с вторыми входами элементов группы ИЛИ, выходы элементов группы

ИЛИ с первого по пятый соединены соответственно с управляющими входами регистра основания, матрицы возведения десятичной цифры в квадрат, десятичного счетчика, матрицы умножения двух разрядов и преобразователя десятичного числа в число-импульсный код, первая группа информационных входов схемы сравнения соединена с разрядными выходами регистра основания, вторая группа информационных входов схемы сравнения соединены с разрядными выходами десятичного счетчика, выход схемы сравнения соединен первым входом первого элемента группы И и входом установки в единицу второго триггера блока управления, выход генератора импульсов соединен с вторым входом первого элемента И, выход которого соединен со счетным входом вычислительного счетчика, разрядные выходы которого соединены с вторыми группами разрядных входов матриц умножения двух разрядов и возведения десятичной цифры в квадрат, информационные входы регистра основания соединены с входом устройства, разрядные выходы блока .хранения констант соединены с информационными входами вычитающего счетчика, в блоке управления прямой выход первого триггера соединен с первым входом первого элемента И, выход которого соединен со счетным входом счетчика циклов, разрядные выходы которого соединены с информационными входами второго дешифратора, второй выход которого соединен с входом установки в нуль второго триггера и первым входом второго элемента ИЛИ, выход генератора тактов соединен с вторым входом первого элемента И и первым входом второго элемента И, второй вход которого соединен с инверсным выходом первого триггера, вход сброса которого соединен с третьим выходом второго дешифратора, вход установки в единицу первого триггера соединен с выходом второго элемента

ИЛИ, второй вход которого соединен с выходом третьего элемента И и входом сброса счетчика циклов, первый вход третьего элемента И соединен с первым выходом третьего дешифратора, информационные .входы которого соединены с разрядными выходами счет чика тактов, счетный вход которого соединен с выходом второго элемента

И, второй вход третьего элемента И соединен с прямым выходом второго триггера, стробирующие входы первого и второго дешифраторов соединены с первым выходом триггера режимов, .второй выход которого со стробирующим входом третьего дешифратора, второй, третий, четвертый, пятый, шестой и седьмой выходы третьего дешифратора соединены соответственно с управляющими входами регистра основания, матрицы возведения десятичной цифры в квадрат, десятичного счетчика, матрицы умножения двух разря10 дов, преобразователя десятичного числа в число-импульсный код и управляющим входом схемы сравнения, второй выход второго дешифратора соединен с входом установки числа вычитающего счетчика и входом разрешения считывания числа блока хранения констант, седьмой выход третьего дешифратора соединен с третьим входом элемента И.

На фиг. 1 изображена блок-схема предлагаемого устройства; на фиг. 2блок-схема преобразователя десятичного числа в число-импульсный код; на фиг.3 — блок-схема блока управления.

Устройство для возведения в степень (фиг. 1) содержит регистр 1 основания, матрицу 2 возведения десятичной цифры в квадрат, десятичный счетчик. 3, преобразователь 4 десятичного числа в число-импульсный код, генератор 5 импульсов, блок 6 управления, матрицу 7 умножения двух разрядов, вычитающий счетчик 8, элемент

И 9 схему 10 сравнения и блок 11 хранения констант.

Преобразователь десятичного числа в число-импульсный код (фиг. 2) содержит сдвиговый регистр 12, элементы И 13-17, схему ИЛИ 18, триггер

19 и схему И 20.

40 Блок управления (фиг. 3) содержит генератор 21 тактов, счетчик 22, первый дешифратор 23, первый элемент .И 24, счетчик 25 циклов, второй дешифратор 26, первый триггер 27, счет45 чик 28 тактов, третий дешифратор 29, второй триггер 30, второй элемент

И 31, третий элемент И 32, элемент

ИЛИ 33,группу-элементов ИЛИ 34 и триггер 35 режимов.

В устройстве возведение десятичного числа в квадрат производится с использованием таблицы умножения.

При таком способе возведение десятичного числа, например A=abc, в квадрат, где а — первый разряд числа, b — второй разряд, c — третий разряд, алгоритм работы устройства следующий. Сначала первый разряд числа умножается на все разряды чис-. ла А, начиная с первого разряда. Затем йа все разряды числа A умножаетI ся второй разряд и т.д. Полученные частичные произведения суммируются, причем каждое последующее частное произведения сдвигается относительно предыдущего на один разряд влево.

1076904

1р

2р

Зр

4р

5р бр бр

5р

4р

Зр

2р

1р

При основании числа равном десяти произведение одного разряда на другой (аЬ, Ьа, са) занимает два разряда, а их удКак следует иэ приведенной формы записи, суммирование частных произ- . ведений для возведения десятичного числа в квадрат реализуется при помощи десятичного счетчика.

Частные произведения, равные квад- 55 рату каждого разряда, записываются в определенные разряды счетчика: квадрат первого разряда (с ) записывается в первый и второй разряды счетчика, квадрат второго разряда 60 (Ь1) — в третий и четвертый разряды счетчика, квадрат третьего разряда (а ) — в пятый и шестой разряды счетчика, Частные произведения, равные удвоенным произведениям двух раэряпроизведение — три развоенное ряда.

Преобразуем приведенную форму записи в форму, удрбную для анализа. дов (2cb, 2сф, 2ЬЙ), преобразуются в число-импульсный код и поступают в определенные разряды счетчика, ° где суммируются с числом, находящимся там.

Число-импульсный код удвоенного

1 произведения 2 сф поступает на счетный вход второго разряда счетчика (единицы) и на счетный вход третьего разряда счетчика (десятки). Число-импульсный код удвоенного произведения 2cb поступает на счетный вход третьего разряда счетчика (единицы) и на счетный вход четвертого разряда счетчика (десятки) . Числоимпульсный код удвоенного проиэве1076904 поступает на преобразователь 4 числа в код.

При поступлении пятого и шестого импульсов генератора 21 тактов в

:счетчик 22 производится преобразова5 ние удвоенного произведения 2 Са в пропорциональное число импульсов, которое поступает в счетчик 3.

При поступлении .седьмого и восьмого импульсов из генератора 21 так10 тов н счетчик 22 дешифратор 23 выдает разрешающий сигнал на матрицу 7 умножения и преобразователь 4 числа н код, по которому производится преобразонание удвоенного произведения 2 Ъа, находящегося в матрице 7, н пропорциональное число импульсов, которое поступает н счетчик 3.

Операция извлечения квадратного корня производится следующим обра20 зом.

При поступлении первого импульса из,генератора 21 тактов в счетчик

25 циклов дешифратор 26 выдает сиг. нал начальной установки, устанавливающий все блоки устройства, имеющие цифровую память, в исходное состояние. При поступлении в счетчик

25 циклов второго импульса из,генератора 21 тактов дешифратор 26 выдает разрешающий сигнал на блок 11 хранения констант и регистр 1 осно35

50

При поступлении в счетчик 22 четвертого импульса из генератора 21 тактов дешифратор 23 выдает разрешающий сигнал на матрицу 7 умножения и преобразователь 4 числа в код.

По этому сигналу удвоенное произве.дение 2сЪ (десятки) из матрицы 7 дение 2cb (единицы) из матрицы 7 умножения поступает на преобразователь 4 числа в код

При поступлении в счетчик 28 так65 тов третьего импульса из генератодения 2Ъа поступает на счетный вход четвертого разряда счетчика (единицы) и на счетный вход пятого разряда счетчика (десятки).

В устройстве извлечение квадратного корня из десятичного числа 4 производится методом последонательных проб,за несколько. циклов. Для этого последовательно возводятся в квадрат числа натурального ряда а,, а,..., а,, отличающиеся друг от друга на одну градацию (единицу), начиная с максимального числа, которое можно извлечь из максимального числа А „,6», и сравнивается с числом А . Последовательность таких операций продолжается до тех пор, пока будет выполняться неравенство а; 2 ) А, т.е. осуществляться условие

2 а; -4 0. Операция извлечения квадратного корня иэ десятичного числа A окончится в тот момент, когда будет выполнено нераненстно а.2 (A..Êâàäратный корень из числа А будет равен числу а когда впервые будет получена отрицательная или Равная нулю разность а; 2-А О.

Описаннйе алгоритмы воздействия в квадрат и извлечения квадратного корня из числа реализует блок 6 управления.

Операция возведения в квадрат производится следующим образом.

При поступлении первого импульса из генератора 21 тактов в счетчик

22 дешифратор 23 выдает разрешающий сигнал на регистр 1 основания, по которому в него записывается число

P,=albC которое необходимо возвести в квадрат. При поступлении в.счетчик 22 второго импульса из генератора 21 тактов дешифратор 23 выдает разрешающий сигнал, который через группу элементов ИЛИ 34 поступает на матрицу 2. По этому сигналу квадрат каждого разряда а Ь с2 числа поступает на соответствующие установочные входы определенных двоично-десятичных счетчиков 3 накопителя.

При поступлении в счетчик 22 третьего импульса из тактового генератора 21 тактов дешифратор: 23 выдает разрешающий сигнал на матрицу 7 умножения и преобразователь 4 числа в код. По этому сигналу удвоенное произведение 2СЪ (единицы) из матрицы 7 поступает на.преобразователь 4 числа в код. вания. По этому сигналу число, хранящееся в блоке 11, переписывается

B нычитающий счетчик 8, а в регистр

1 основания записывается число A=a из которого необходимо извлечь квадратный корень. Кроме того, по сигналу дешифратора 26, поступающему через элемент ИЛИ 33, триггер 27 устанавливается в исходное состояние.

При этом выходной сигнал триггера

27 запрещает прохождение сигналов генератора 21 тактон через элемент

И 24 на счетчик 25 циклон и разрешает прохождение этих сигналов через элемент И 32 на счетчик 28 тактов.

По первому импульсу, поступившему из генератора 21 тактов в счетчик 28 тактов через элемент И 32, дешифратор 29 выдает разрешающий потенциал на матрицу 2. По этому сигналу кваДрат каждого разряда a b ; с, числа, записанного в вычитающий счетчик 8, поступает на соответствующие входы определенных двоично-десятичных счетчиков 3 накопителя.

При поступлении в счетчик 28 тактов второго импульса из генератора

21 тактов дешифратор 29 выдает разрешающий сигнал на матрицу 7 умножения и преобразователь 4 числа в код.

По этому сигналу удвоенное произве1076904

10 ра 21 тактов дешифратор 29 выдает разрешающий сигнал на матрицу 7 умножения и преобразователь 4 числа в код. По этому сигналу удвоенное произведение 2 сЬ (десятки) из матрицы 7 умножения поступает на пре образователь 4 числа в код.

При поступлении четвертого и пятого импуЛьсов из генератора 21 тактов в счетчик 28 тактов производится пр еобразование удвоенного произведения 2 cd в пропорциональное число импульсов, которое поступает в счетчик 3.

При поступлении шестого и седьмого импульсов из генератора 21 так- 15 тов в,счетчик 28 тактов дешифратор

29 выдает разрешающий сигнал на матрицу 7 и преобразователь 4, по которОму производится преобразование. удвоенного произведения 2 b a нахо- 20 дящегося в матрице 7, в пропорциональное число импульсов, которые поступают в счетчик 3.

При поступлении восьмого импульса из генератора 21 тактов в счетчик 28 тактов дешифратор 29 выдает разрешающий потенциал на схему 10 сравнения, по которому производится сравнение числа 4, хранящегося в накопителе 1, из которого производится извлечение квадратного корня из числа, находящегося в счетчике 3. ,Кроме того, по этому сигналу элемент

И 9 выдает импульс на вычитающий счетчик 8, если A)(abc) . Восьмой им2 пульс тактового генератора 21 устанавливает счетчик 28 тактов в исход.ное состояние. Последовательность работы устройства при поступлении следующих групп из восьми импульсов на счетчик 28 тактов аналогична опи- 40 санной.

Когда будет выполнено условие

A>(abc) схема 10 сравнения выдаст управляющий сигнал на элемент И 9 и единичный вход триггера 30. По это-45 му сигналу триггер 30 выдаст разрешающий потенциал на элемент И 31.

Через элемент И 31 пройдет сигнал дешифратора 29. Этот сигнал установит в исходное состояние счетчик 25 циклов и кроме того, поступит на нулевой вход триггера 27. Триггер 27 выдаст разрешающий сигнал на элемент

И 24 и запрещающий сигнал на элемент

И 32. На этом операция извлечения квадратного корня из десятичного числа оканчивается.

Предлагаемое устройство по сравнению с базовым объектом, в качестве которого принят прототип, характеризуется значительно меньшим временем выполнения операции извлечения квадратного корня, которую можно осуществить за несколько последовательных циклов работы устройства.

В этом случае при извлечении квадратного корня из числа 4 последовательно н квадрат возводятся числа натурального ряда, отличающиеся на одну градацию, начиная с максимального числа, которое можно извлечь из числа A, до тех пор, пока результат-квадрат числа не станет меньшим, чем число, из которого необходимо извлечь квадратный корень.

При 2п-разрядном десятичном числе А, из которого извлекается квадратный корень, таких операций возведения в квадрат будет 10.

Если принять, что время выполнения операции извлечения квадратного корня из числа 4 в предлагаеМом устройстве равно времени возведения числа в квадрат, времени записи нового числа, которое возводится в квадрат, и времени считывания результата в прототипе, то тогда в предлагаемом устройстве время выполнения операции извлечения квадратно го корня будет уменьшено в 10" (T +Ta+TP ) 10 T 0 — 10 раз

1076904

Рис. 1

1076904

Составитель A Êàçàícêèé

Техред Л. Микеш Корректор М.Демчик

Редактор A.Orap

Филиал ППП Патент, г.ужгород, ул.Проектная, 4

Заказ 750 46 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5