Устройство для декодирования циклических линейных кодов

 

УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ ЦИКЛИЧЕСКИХ ЛИНЕЙНЫХ КОДОВ, солержащее приемный регистр, выходы разрядов которого соединены с входами соответствующих ключевых элементов, выходы которых объединены в группы и подключены к соответствующим входам сумматора по модулю два, первый и второй регистры сдвига, первый элемент И, выход которого подключен к основному выходу устройства, и элемент ИЛИ, первый вход которого соединен с первым входом первого элемента И, а выход подключен к второму входу первого элемента И и дополнительному выходу устройства, о т л и .чающееся тем, что, с целью повьшения надежности, в него введены триггер, второй и третий элементы И, причем вход установки в 1 триггера подключен к выходу сумматора по модулю два, вход установки в О к шине обнуления, нулевой и единичный выходы триггера подключены к входам первых разрядов соответственно первого и второго регистров сдвига и первым входам соответствеино второго и третьего элементов И, вторые входы которых соединены с шиной синхроимпульсов сдвига, а выходы подклю (Л чены к входам синхронизации первого и второго регистров сдвига соответственно , выходы последних разрядов первого и второго регистров сдвига подключены соответственно к второму и первому входам элемента ИЛИ.

СО%Э СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

3(59 Н 03 К 13/32

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ И306РЕТЕНИЙ И ОТКРЫТИИ (21) 3545632/18-21 (22) 26.01.83 .(46) 23.04.84. Бюл. N 15 (72) В.Н. Горшков (53) 681.142.07(088,8) (56) 1. Авторское свидетельство СССР

У 433637, кл. Н 03 К 13/32, 23. 10.72

2. Авторское свидетельство СССР

В 930666, кл. Н 03 К 13/32, 24.11.80, (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ ЦИКЛИЧЕСКИХ ЛИНЕЙНЫХ КОДОВ, солержащее приемный регистр, выходы разрядов которого соединены с входа ми соответствующих ключевых элементов, выходы которых объединены в группы и подключены к соответствующим входам сумматора по модулю два, первый и второй регистры сдвига, пер-, вый элемент И, выход которого подключен к основному выходу устройства, и элемент ИЛИ, первый вход которого соединен с первым входом первого эле. SU, 1088118 A мента И, а выход подключен к второму входу первого элемента И и дополнительному выходу устройства, о т л и ° ч а ю щ е е с я тем, что, с целью повышения надежности, в него введены триггер, второй и третий элементы И, причем вход установки в "1" триггера подключен к выходу сумматора по модулю два, вход установки в "0"к шине обнуления, нулевой и единичный выходы триггера подключены к входам первых разрядов соответственно первого и второго регистров .сдвига и первым входам соответственно второго и третьего элементов И, вторые входы которых соединены с шиной синхроимпульсов сдвига, а выходы подклю чены к входам синхронизации первого и второго регистров сдвига соответственно, выходы последних разрядов С первого и второго регистров сдвига подключены соответственно к второму 8 и первому входам элемента ИЛИ.

1 10881

Изобретение относится к импульсной технике и связи и может быть использовано при проектировании декодирующих устройств, предназначенных для коррекции ошибок.

Известно устройство для декодирования циклических линейных кодов, содержащее .приемный регистр, выходы разрядов .которого соединены с входами ключевых элементов, сумматор по модулю два, входы которого соединены с выходами соответствующей группы ключевых элементов, а выход подключен к входу сдвигающего регистра, выходы разрядов которого соединены с соответствующими входами порогового элемента, элемент И, первый вход которого подключен к выходу порогового элемента, второй вход — к шине синхроимпульсов, а выход — к выходу устройства j 1 1.

Недостатком устройства является сложность оборудования.

Наиболее близким по технической .сущности к предлагаемому является устройство для декодирования циклических линейных кодов, содержащее приемный регистр, выходы разрядов которого соединены с входами соответствующих ключевых элементов, выходы которых объединены в группы и подклю30 чены к соответствующим входам сумматора по модулю два, первый и второй регистры сдвига, первый элемент И, выход которого подключен к основному выходу устройства, и элемент ИЛИ, первый вход которого соединен с первым входом первого элемента И, а выход подключен к второму входу первого элемента И и дополнительному выходу устройства. PJ.

Недостатком известного устройства является сложность оборудования.

Цель изобретения — повышение надежности устройства путем сокращения количества оборудования.

Поставленная цель достигается тем, что в устройство для декодирования циклических линейных кодов, содержащее приемный регистр, выходы разрядов которого соединены с входами соответствующих ключевых элементов, выходы которых объединены в группы и подключены к соответствующим входам сумматора по модулю два, первый и второй регистры сдвига, первый элемент И, N выход которого подключен к основному выходу устройства, и элемент ИЛИ, пер» вый вход которого соединен с первым

18 з входом первого элемента И, а выход подключен к второму входу первого элемента И и дополнительному выходу устройства, введены триггер, второй .и третий элементы И, причем вход установки в " 1" триггера подключен к выхо ду сумматора по модулю два, вход установки в "0" — к шине обнуления, нулевой и единичный выходы триггера подключены к входам первых разрядов соответственно первого и второго регист ров сдвига и первым входам соответственно второго и третьего элементов И, вторые входы которых соединены с шиной синхроимпульсов сдвига, а выходы подключены к входам синхронизации первого и второго регистров сдвига соответственно, выходы последних разрядов первого и второго регистров сдвига подключены соответственно к второму и первому входам элемента ИЛИ

На чертеже представлена структурная схема устройства.

Устройство содержит приемный регистр 1, к почевые эпементы 2 15, сумматор 16 по модулю два, триггер 17, первый и второй регистры 18 и 19 сдвига, первый, второй и третий элементы И 20-22, элемент ИЛИ 23, шину 24 синхроимпульсов сдвига, шину 25 обнуления, оснозной и дополнительный выходы 26 и 27 устройства.

Выходы разрядов приемного регистра 1 соединены с входами соответствующих ключевых элементов 2-15, выходы которых объединены в группы s соответствии с системой проверочных соотношений и подключены к соответствующим входам сумматора 16 по модулю два. Выход сумматора 16 соединен с входом установки в "1" триггера 17, вход установки в "0" которого подключен к шине 25 обнуления. Нулевой и единичный выходы триггера 17 подключены к входам первых разрядов регистров 18 и 19 сдвига соответственно и к первым входам элементов И 21 и 22 соответственно. Вторые входы элементов И 21 и 22 подключены к шине 24 синхроимпульсов сдвига, а выходы — к входам синхронизации регистров 18 и 19 соответственно. Выход региста 18 подключен к второму входу элемента ИЛИ 23, а выход регистра 19 — к первым входам элементов И 20 и ИЛИ 23.

Выход элемента И 20 подключен к основ-ному выходу устройства, а выход элемента ИЛИ 23 — к второму входу элемен1088

118 4

25 а. а,; а -a +Ь13

1 З+ Ьг, а. а1 +Ь т3

+ b1 аг аЗ+ b„; а a„+ b53

30 а3 - Ь2 + Ь.,3 а„ь, +Ь а1 - Ь + Ь83 а„b+ Ь ай Ь + Ь 3

35 г - Ь + Ь 3 аЗ = аЗ3 а а„+Ь

4 +3 а, а1+Ь; аЗ а2 + Ь 3 а а + Ь

З а+ + Ь 3 .Э Ь

5 Ь +b»; а =Ь +Ь а а + Ь 3 ас Ь1 + Ь 3

bS + 3

103

Ключевые элементы 2-15 объединены 55 в группы. В одну группу входят ключевые элементы, коммутирующие те символы декодируемого слова, которые не

3 ,та И 20 и дополнительному выходу устройства.

Устройство функционирует следующим образом.

Работа устройства рассмотрена на примере декодирования линейного кода, допускающего полную ортогонализацию и позволяющего корректировать ошибки ,кратности три и меньше. Пусть проверочные символы кода Ь, Ь2, ..., Ь1о 10 заданы следующими линейными комбинациями информационных символов а„, а а, а1..

Ь =a +а а3 b2 a +a З 3

b4a2+a3 j Ь0=а2,+а1.3

t5

Ь =а1+а2+а, b8 а1+а +а+3

Ь -a„+a ;

bg=a5+a43

Ьуа1+а5 а 3 Ь а2 а а1.

Для каждого информационного символа можно составить систему разделенных проверок и определить порядок

I их следования: суммируются меЖду собой ни в одном из проверочных соотношений.

В исходном состоянии декодируемое слс Во а1 a> a а, Ъ„ b»

Ь„ записано в регистр 1 (символ а„ слева), ключевые элементы 2-15 разомкнуты. Ключевые элементы 2-15 замыкаются по программе, определенной системой проверочных соотношений.

В первом такте замыкается ключевой элемент 2 и подключает символ а1 (возможно искаженный) к одному из входов сумматора 16. Во втором такте ключевой элемент 2 размыкается и замыкаются ключевые элементы 3 и 6, которые подключают к входам сумматора 16 символы а и Ъ,. В третьем такте ключевые элементы 3 и 6 размы\ каются и замыкаются ключевые элемен" ты 4 и 7, которые подключают к входам сумматора 16 символы а и b2 и т. д.

Значения символа а1, снимаемые с выхода сумматора 16 в каждом такте, записываются в триггер 17, который вначале каждого такта обнуляется сигналом из шины 25 обнуления.

Каждое значение символа а1 по управ. ляющему сигналу (шина управляющего сигнала не показана) записывается в первый разряд регистра 19 сдвига, а инверсное значение а — в первый

1 разряд регистра 18 сдвига. Затеи в каждом такте из шины 24 поступает синхроимпульс сдвига, который прохо. дит через. элемент И 21 или элемент И 22 на вход синхронизации соответствующего регистра 18 или 19: сдвига. В одном из регистров 18 или 19 сдвига (в котором имеется единица в первом разряде) по этому сигналу производится сдвиг информации на один разряд.

Как только с выхода сумматора 16 в регистр 19 сдвига поступают четыре единицы (в результате соответствующих проверок), на выходе последнего разряда регистра 19 сдвига появляется единичный сигнал, который поступает через элемент ИЛИ 23 на выход 27 устройства, показывая, что информационный символ декодирован.

Одновременно единичный сигнал с выхода элемента ИЛИ 23 поступает на вход элемента И 20 и разрешает выда-, чу на выход 26 устройства значения декодируемого информационного символа, равного "1".

1088118

ЗНЕИПИ Зазсаэ 2688/52 Тирах 862 Подписное

Фидкал ШШ Патевтн, г» Улгуород,У 3.проектная, 4

Если с выхода сумматора 16 в результате проверок выдано четыре нуля, то устройство работает следующим образом.

Каждый нулевой сигнал с выхода сумматора 16 поступает иа вход триггера 17, который при этом не меняет своего состояния. В регистр 18 сдвига при этом записывается четыре единицы (не обязательно одна за другой подряд). С приходом четвертой единицы в регистре 18 сдвига на выходе последнего разряда появляется единичный сигнал, который поступает через элемент ИЛИ 23 на выход устройства 27. Информационный символ декодирован и его значение "0" выдается через элемент И 20 на выход 26 устройства. Аналогично декоднруются дру гие информационные символы.

Таким образом, введение укаэанных элементов позволяет повысить надежность функционирования устройства за счет сокращения оборудования, необхо» димого для декодирования циклических линейных кодов.

Устройство для декодирования циклических линейных кодов Устройство для декодирования циклических линейных кодов Устройство для декодирования циклических линейных кодов Устройство для декодирования циклических линейных кодов 

 

Похожие патенты:

Изобретение относится к области вычислительной техники и может быть использовано в устройствах передачи дискретной информации

Изобретение относится к устройству декодирования для исправления блочных ошибок, более точно оно относится к устройству декодирования для кодов с контролем четности низкой плотности и устройству приема, включающему в себя устройство декодирования

Изобретение относится к способу и устройству блочного кодирования с исправлением ошибок, более конкретно к способу и устройству для кодирования с проверкой на четность с низкой плотностью

Изобретение относится к способам декодирования информационной последовательности из данных, закодированных посредством добавления к информационной последовательности избыточной последовательности, используемой для исправления ошибок

Изобретение относится к вычислительной технике и может быть использовано в запоминающих системах, вьтолненных на функциональных узлах с большой степенью интеграции

Изобретение относится к вычислительной технике и может быть использовано в устройствах контроля и преобразования информации

Изобретение относится к вычислительной технике

Изобретение относится к цифровой вычислительной технике и передаче информации
Наверх