Устройство для преобразования кодов

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах контроля и преобразования информации. Целью изобретения является повышения достоверности преобразования путем предварительной проверки принятого кода. Устройство для преобразования кодов содержит триггеры 7,19,20 и 21, счетчики 5,16 и 11, коммутатор 1, регистр 22, управляемый генератор 2, элементы НЕ 17 и 18, элементы И 3,4, элементы И-НЕ 9 и 15, р-входовый и (р+1)-входовый элементы И 8

ССИОЗ СОВЕТСКИХ

СО1ДИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 Н 03 M 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н Д BTOPCHOIVlY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4053431/24"24 (22) 10.04.86 (46) 29.02.88. Бюл. Ф 8 (71) Специальное конструкторскотехнологическое бюро управляющих вычислительных комплексов Научнопроизводственного объединения "Элва" (72) Н. А. Иванов (53) 681 ° 325(088,8) (56) Авторское свидетельство СССР

9 781815, кл. Н 03 M 13/02, 26.09.78.

Авторское свидетельство СССР

9 1034045, кл, G 06 F 15/38, 22.03.82.

„„ЕЦ„„1 378066 А 1 (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ

КОДОВ (57) Изобретение относится к вычислительной технике и может быть использовано в устройствах контроля и преобразования информации. Целью изобретения является повышения достоверности преобразования путем предварительной проверки принятого кода.Устройстводля преобразования кодов содержит триггеры 7,19,20 и 21, счетчики 5,16 и 11, коммутатор 1, регистр 22, управляемый генератор

2, элементы НЕ 17 и 18, элементы

И 3,4, элементы И-НЕ 9 и 15, р-входовый и (р+1)-входовый элементы И 8 и 14, элемент 2-2И-ИЛИ 6, блоки 12 и 10 памяти, схему 13 сравнения,, информационные входы 23, вход 24 наличия информации, информационные выходы 25, выход 26 ошибки. Устрой1378066 ство для преобразования кодов исключает прием и преобразование ложного или искаженного кода, чем достигается достоверность преобразуемой информации. 6 ил.

Изобретение относится к вычислительной технике и может быть использовано в устройствах контроля и преобразования информации.

Цель изобретения — повышение достоверности преобразования кода путем предварительной проверки принятого кода.

На фиг, 1 приведена блока-схема устройства для преобразования кодов; на фиг. 2 - функциональная схема коммутатора I; на фиг. 3 — принципиальная схема управляемого генератора и диаграмма его работы; на . фиг. 4 - функциональная схема выходного регистра; на фиг. 5 - временные диаграммы для случая работы без искажения кода; на фиг. 6 — диаграммы для случая работы с искаженным кодом при значениях параметров р=3, и-"5, N=8, m=8, И=*10, q=4, К=2.

Преобразователь кодов содержит коммутатор управляемый генератор

2, элементы И 3 и 4, первый счетчик

5, элемент 2-2И-ИЛИ 6, первый триггер 7, р-входовый элемент И 8, первый элемент И-НЕ 9, первый блок 10 памяти, второй счетчик 11, второй блок 12 памяти, схема 13 сравнения, р+1"входовой элемент И 14, второй элемент И-НЕ 15, третий счетчик 16, элементы НЕ 17 и 18 второй - чет-. вертый триггеры 19-21, регистр 22, информационные входы 23, вход 24 наличия информации, информационные выходы 25, выход 26 ошибки.

Коммутатор 1 (фиг. 2) состоит из и одинаковых коммутаторов 27, каждый иэ которых коммутирует на выход один разряд одной из N входных величин в зависимости от адреса, поступившего на адресные входы р. Связь между N и р следующая: N 2 .. Вход

Р

V является стробирующим. При поступлении на вход Ч "0" разрешается дешифрация адреса и выдача на выход одной из N входных величин, Весь коммутатор 1 рассчитан на коммутацию N n-разрядных кодов К из и. Входы коммутатора распределены следующим образом: на коммутатор 27, пода" ются все первые разряды N кодов К из и; на коммутатор 27 — все вторые разряды N кодов К из и и т.д.; адресные входы всех и коммутаторов

27, „ запараллелены согласно своим о весовым частям: входы 2 — между собой, входы 2 - между собой,..., 1

Р! входы 2- - между собой, запараллелены также стробирующие входы Ч. При изменении адреса от 0 до N-1 и подаче нуля на стробирующие входы V на выходы коммутатора подается код

К из и, начиная с первого и кончая

20 N-м, причем на выходе 27, будет первый разряд кода, на выходе 27 второй разряд кода,..., на выходе

27 - и-й разряд кода.

Управляемый генератор 2 (фиг. За) состоит из генератора прямоугольных импульсов на элементах НЕ 28 " 30, сопротивления R и конденсатора С.

Когда на первом и втором входах управляемого генератора 2 находятся

30 "0", то генератор заторможен, поэтому на выходе элемента НЕ 30 имеется "0", триггер 31 не переключается и не делит частоту генератора на два. Выходы триггера 31 посту35 пают на элементы И 32 и 33. Поэто" му когда на выход элемента НЕ 30 поступает "0", на четырех ходах управляемого генератора блока 34 элементов 2 И имеются "0". По первому вхо40 ду триггер 31. сбрасывается в "0".

Третий, четвертый и пятый входы

I управляемого генератора 2 - управля ющие.

На фиг, Зб приведены диаграммы работы управляемого генератора, 1378066

Блок 10 памяти (фиг. 7) аналоги- чен блоку 12, но имеет и адресных входов и ш выходов, где m — - число разрядов преобразованного кода. Таким образом, подавая код К из и на адресные входы при наличии разреше" ния на считывание по входу U на выходе имеем ш-разрядный преобразованный код. Блок 12, как и блок 10 необходимо предварительно подпрограммировать, произведя в него запись.

Выходной регистр 22 (фиг, 4) представляет собой стандартный.регистр на m входов и Nm выходов и работает в двух режимах:

I) при "1" на входе m+2 (сигнал U) и "0" на входе m+3 (сигнал R) с поступлением импульса на вход ш+1 (сигнал С) производится запись в регистр по переднему фронту импульса на входе m+1 информации, поданной на входы 1,..., m. С приходом второго импульса на вход m+1 предыдущая информация сдвигается вправо на один разряд, а новая записы" вается на старое место и т.д.

2) при поступлении "0" на вход

m+2 регистр переходит в режим хранения записанной информации, С приходом "1" на вход ш+3 регистр сбрасывается.

Устройство для преобразования кодов работает следующим образом.

На вход устройства (фиг. 1) поступает входная информация N кодов.

К из и и поступает сигнал наличия информации ТгИ. Входная информация поступает на входы коммутатора 1... ...nN. Сигнал наличия информации

ТгИ равен "1", когда входная инфор" мация готова для проверки и .преобразования. При смене входной информации на новую сигнал ТгИ становится равным "0", и как только новая входная информация становится готовой для проверки и преобразования, сигнал ТгИ снова становится равным

"1". Сигнал ТгИ играет двоякую роль.

Когда ТгИ " "0", этот сигнал является сигналом сброса в исходное состояние преобразователя кода. Когда

ТгИ - "1", этот сигнал снимает сброс с преобразователя и запускает преобразователь для проверки и преобразования кода. Начинает работать управляемый генератор 2, появляется первый импульс на выходе генератора

2 и так как после сброса счетчик 16 в нуле, с коммутатора 1 в преобразо" ватель поступает первый код К из и, который поступает на схему 13 сравнения. С выхода блока 12 на схему 13 сравнения поступает эталонный код

К из п при нулевом адресе счетчика

5. Если происходит сравнение, то через схему 13 в счетчик 11 записывается единица. Если сравнения не происходит, то в счетчик 11 единица не записывается. С приходом импульса с выхода генератора 2 в счетчик 5 записывается единица, и на схему сравнения подается от блока 12 второй эталонный код К из и. Если происходит сравнение с приходом очередного импульса с генератора 2, в счетчик 11 записывается единица.

2р Этот процесс продолжается до тех пор, пока не будут сверены с первым кодом К из и поступившим с коммутатора 1 на схему сравнения, множест во всех элементов эталонных кодов, записанных в блоке 12. Если первый код К из и поступивший из коммутатора 1 не искажен, то он сравнивается с одним из эталонных кодов блока

l2 и в счетчик 11 записывается одна единица. Перенос счетчика 5 через элемент 2-2И-ИЛИ 6 записывает в счет" чик 16. единицу. Выходы счетчика 11 являются адресом для коммутатора 1.

Поэтому из коммутатора 1 поступает на вход схемы 13 сравнения второй входной код К из Q ° Опять начинается процесс сравнения его с элементами множества эталонных кодов, записанных в блоке 12. При сравнении с одним из них в счетчик 11 записывается единица. Так продолжается до тех пор, пока не будут перебраны все адреса коммутатора 1 и не будет проверено, искажен или нет хотя бы один входной код К из и. Если ни один код не искажен, в счетчик 11 записывается N единиц и единица с выхода счетчика 11 через элемент

НЕ 18 блокирует переход триггера 20 .в "1", так как на выходе счетчика 11

"1", à в счетчике 16 записан максимальный адрес, перенос с выхода счетчика 5 через элементы И 14 и 3 переводит триггер 19 в "i". Одновременно этот перенос сбрасывает счетчик 16, сбрасывается также счет" чик 5, так как триггер 19 перешел в

"1", то генератор 2 начинает работу по выходам 4 и 3, а выходы 1 и 2

1378066 заблокированы. Импульс с выхода 3 задним фронтом переводит триггер.. 7 в "1". Это готовит прохождение импульсов с выхода 3 генератора 2 че5 рез элемент 6 на вход счетчика 16.

Так как счетчик 16 сброшен, то иэ коммутатора 1 на вход блока 10 поступает первый входной код К иэ и и преобразуется в произвольныи шразрядный код. Преобразование определяется записанной информацией (кодами) в блоке 10. Импульс с выхода 4 генератора 2 производит запись первого кода в выходной регистр 22. Затем импульс с выхода 3 генератора .2 через элемент б запи" сывает в счетчик 16 единицу. Это вызывает подключение к блоку 10 второго входного кода К иэ п через коммутатор 1. С приходом импульса с выхода 4 генератора 2 этот вто" рой код записывается в выходной регистр 22. Выходной регистр 22 работает в режиме последовательного занесения со сдвигом вправо. Про" цесс этот продолжается до тех пор, пока все входные коды К из и не преобразуются на блоке 10 и не запишутся в выходной регистр. В этот момент в счетчике 1б записан макси(7t II мель ный адрес и поз тому имеем 1 на выходе элемента И 8 н а р входов, следоват ельно, на входе элемента

И-НЕ 1 5 имеет совпадение трех " 1 ", а íà е г о выходе — "0 " . Как только сче тчи к 1 6 сбрасывается о т очере диого импульса с выхода 3 генератора 2, триггер 2 1 переходит в " 1 " и своим инверсным выходом блокирует ген е р а40 тор 2, а выходной регистр 22 переводит в режим хранения. На этом работа устройства заканчивается. На выходе его выставлен преобразованный код.

Информация сбрасывается вместе

45 со сбросом устройства, когда на вход поступает сигнал ТгИ = О. С поступ" лением новой информации цикл проверки и преобразования начнется заноВо.

Если при сравнении входных кодов

K из и с эталонными один из них оказывается искаженным, то в счетчик

1l не запишется N единиц и поэтому на его выходе будет "0". Тогда блокируется переход триггера 19 в "1" 55 и с приходом сигнала с выхода элемента И 14 через элемент И 4 переводит н "l триггер 20. Его инверсный выход блокирует работу генера" тора 2, а прямой выход поступает на вход 26, сигнализируя об искажениях в линии. В этом случае после проверки кодов преобразования не происходит. Таким образом, предлагаемый преобразователь кодов обеспечивает достоверность преобразуемой информа« ции, исключая преобразование искаженного или ложного кода, Формула изобретения

Устройство для преобразования кодов, содержащее первый блок памяти, m выходов которого подключены к одноименным входам регистра (где

m - число разрядов выходного кода)., первый и второй элементы И, о тл и ч а ю щ е е с я тем, что, с целью повышения достоверности преобразования путем предварительной проверки принятого кода, в него введены коммутатор, схема сравнения, второй блок памяти, управляющий генератор, триггеры, счетчики, элементы НЕ,элемент 2-2И-ИЛИ, элементы И"НЕ, р-входовый и р+l-входовый элементы И (где р определяет число входных кодов), входы коммутатора с первого по и-N"é (где n — разрядность кода, N " "число входных кодов, N 1 2 ) являются информационными входами устройства, выходы коммутатора с первого по и-й подключены соответственно к одноименным входам первого блока памяти и четным входам схемы сравнения, первый вход управляемого генератора объединен с входом первого элемента НЕ, первыми входами первого, второго, тре" тьего и четвертого триггеров и является входом наличия информации устройства, первый выход управляемого генератора подключен к первому входу первого счетчика, выходы которого с первого по q-й (где q определяет число контролируемых кодов) подключены к соответствующим входам второго блока памяти, выходы которого с первого по п-й подключены к нечетным входам схемы сравнения, выход которой соединен с первым входом первого элемента И-НЕ, второй вход которого соединен с вторым выходом управляемого генератора, а выход подключен к первому входу второго счетчика, выход которого подключен непосредственно к перво1378066

15

8 му входу первого элемента И и через второй элемент НЕ - к первому входу второго элемента И, выход которого соединен с вторым и третьим входами третьего триггера, первый выход которого подключен к второму входу управляемого генератора, третий выход которого соединен с (ш+1)-м входом регистра, четвертый выход подключен к первому входу элемента

2-2И-ИЛИ и второму входу первого триггера, выход которого подключен к первому входу второго элемента

И-НЕ и второму входу элемента 2"2ИИЛИ, выход которого соединен с первым входом третьего счетчика, соответствующие выходы которого с первого по р-й подключены к входам коммутатора с (n N+1)-й по (n N+p)-й, одноименным входам р+1-входового элемента И и одноименным входам рвходового элемента И, выход которо" го соединен с вторым входом второго элемента И-НЕ, выход которого подключен к второму входу четвертого триггера, выход которого подключен к (а+2)"му входу регистра и третьему входу управляемого геHepa opa (q+ 1 ) -й выход первого счетчика подключен к третьему входу элемента 2-2И-ИЛИ и (р+1)-му входу р+1-входового элемента И, выход которого соединен с вторыми входами первого и второго элементов И, выход первого элемента И соединен с вторым и третьим входами второго триггера, первый выход которого соединен с третьим входом второго элемента И-НЕ и четвертым входом управляемого генератора, второй выход второго триггера подключен к четвертому входу одноименного триггера, третьего триггера и элемента 2-2ИИЛИ и пятому входу управляемого генератора, выход первого элемента НЕ подключен к (и N+p+1)-му входу коммутатора, вторым входом первого, второго и третьего счетчиков, к (n+1)-му, (q+1)"му, (m+3)-му входам соответственно первого и второго блоков памяти и регистра, выходы которого с первого по Н тп-й являются информационными выходами устройства, второй выход третьего триггера является выходом ошибки устройства.

1378066

1 378066

)378066

Составитель О. Тюрина

Техред И,Попович

Редактор Т, Лазоренко

Корректор M. Максимишинец.

Заказ 891/56 Тираж 928

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4!5

Подписное

Произволственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4