Устройство для контроля цифровых данных

 

. Изобретение относится к вычислительной технике. Его использование в системах хранения, передачи и обработки цифровой информации позволяет повысить надежность и достоверность работы устройства, которое содержит регистр 1 данных, блок 2 мулътиплексирования, вычислитель 3 контрольных разрядов, блок 4 управления, вычислитель 6 синдрома и блок 7 обнаружения ошибок. Благодаря введению блока,5 элементов И, а также выполнению блоков 2-7 в соответствии с новым модифицированным кодом Хзмминга, устройство при более простом выполнении обеспечивает выдачу такого синдрома, который позволяет для 16-, 32- и 64-разрядного входного кода исправлять двойные ошибки любого типа и обнаруживать многократные ошибки. 2 з.п. ф-лы, 1-0 нл. 1 табл. (О (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„Я0„„1381718 А1 (51) 4 H 03 М 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ г

„-1д И "ч:

К А BTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (2.1) 4002626/24-24 (22) 30.12.85 (46) 15.03.88. Бюл. М 10 (72) А.В.Яковлев (53) 681.326.7(088.8) (56) Патент Великобритании

У 1366013, кл. G 06 F 11/08, опубл.

1974.

Зарубежная радиоэлектроника, 1984, N 10, с. 24-44.

Зарубежная электронная техника, 1983, У 7, с. 18-27, рис. 6. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ

ДАННЫХ (57). Изобретение относится к вычислительной технике. Его использование в системах хранения, передачи и обработки цифровой информации позволяет повысить надежность и достоверность работы устройства, которое со" держит регистр 1 данных, блок 2 мультиплексирования, вычислитель 3 контрольных разрядов, блок 4 управления, вычислитель 6 синдрома и блок 7 обнаружения ошибок. Благодаря введению блока 5 элементов И, а также выполнению блоков 2-7 в соответствии с новым модифицированным кодом Хэмминга, устройство при более простом выполнении обеспечивает выдачу такого синдрома, который позволяет для 16-, 32- и 64-разрядного входного кода исправлять двойные ошибки любого типа а

Ю и обнаруживать многократные ошибки.

2 э.п. ф-лы, 10 ил. 1 табл.

1381718

Изобретение относится к вычислительной технике и может быть использовано в системах хранения, передачи и обработки цифровой информации.

Цель изобретения — повышение надежности и достоверности работы устройства.

На фиг. 1 изображена блок-схема устройства для контроля цифррвых дан- 10 ных; на фиг. 2 — таблица модифицированного кода Хэмминга, на основе которого построено предлагаемое устройство; на фиг. 3-8 даны функциональные схемы соответственно блока управ- 15 пения, блока мультиплексирования, вычислителя контрольных разрядов, вычислителя синдрома, блока элементов И и блока обнаружения ошибок; на фиг. 9 показано соединение четырех 20 устройств для контроля данных для наращивания разрядности входного кода на фиг. 10 представлена таблица расшифровки синдрома ошибки.

Устройство для контроля цифровых 25 данных содержит регистр 1 данных, блок 2 мультиплексирования, вычислитель 3 контрольных разрядов, блок 4 управления, блок 5 элементов И, вычислитель 6 .синдрома и блок 7 обна- 30 ружения ошибок. На фиг. 1 обозначены первые и вторые информационные входы

8 и 9, адресные входы 10, первый, второй и третий управляющие входы

11 — 13, информационные выходы 14, первьй, второй и третий управляющие выходы 15-17. Разрядность входов 8 равна шестнадцати.

В устройстве для, контроля цифровых данных используются новая моди- 40 фикация кода Хэмминга, которая представлена таблицей кодирования для информационных слов разрядностью 16, 32 и 64 бит соответственно (фиг. 2).

Новая модификация крда Хэмминга основана на теории линейных кодов с неравной защитой различных разрядов информационного слова и предназначена обеспечить защиту от двойных ошибок двух старших разрядов информационного слова. Для этого предлагаемое

50 устройство формирует К контрольных разрядов (фиг. 2), число которых определяется по формуле

К = 2 + log (в+1), где m — разрядность информационного

55 слова.

Выбор для защиты двух разрядов также основан и на том, чтобы обеспечить возможность исправления максимального числа двойных ошибок при данном числе контрольных разрядов и при этом обеспечить исправление практически всех двойных ошибок, которые могут возникнуть в этих двух разрядах или в одном из них и в любом другом из остальных (m-1) разрядов кодового слова.

Блок 4 управления выполнен (фиг.3) на триггере 18, дешифраторе 19, элементах И 20, элементах ИЛИ 21.

Выполнение блоков 2, 3, 6 и 5 для модифицированного кода Хэмминга приведено на фиг. 4-7.

Блок 7 обнаружения ошибок выполнен (фиг. 8) на Дешифраторах 22, элементе 23 равнозначности, элементах

ИЛИ 24, элементах И-НЕ 25, элементах

И 26 и элементе ИЛИ-HE 27.

Для обеспечения работы с кодами большей разрядности (32 и 64) можно включить совместно (фиг. 9) несколько рассматриваемых устройств 28. При этом их входы 8 образуют информационную шину 29. Входы 9.1 первого из устройств 28 являются входами 30, входы 10 образуют адресную шину 31, а управляющие входы 11-13 всех уст" ройств 28 объединяются во входы 32-34.

Выходы 14.4-17.4 последнего устройства

28 (для 32 — разрядного кода — выходы

14.2-17.2) являются выходами 35-38 выборки.

Устройство для контроля цифровых данных работает следующим образом.

Сначала рассмотрим работу устрой- ства при разрядности m = 16 бит, а затем при наращивании разрядности (на примере ш = 16 бит).

Возможны два режима работы устройства: режим кодирования, который задается логическим нулем на входе 13 ("режим работы ); — режим декодирования, который задается логической единицей на входе 13 ("режим работы" ).

В начальный момент времени с информационных входов 8 устройства поступает 16-разрядное слово на регистр 1 данных. С входов 10 ("номер

БИС") устройства на входы дешифратора 19 блока 4 поступает двухразрядная кодовая комбинация, значения которой приведены в таблице.

1381718

НазначениЬ

Входы 10

Выходы дешифратора 19

Номер БИС

Номера информационных разрядов входноХ го кода

О О

О О

1 О

О 1

) О

О О

1 — 16

Первая

17-32

33-48

О 1

Вторая

О О

О О

1 О

Третья

Четвертая 49-64

1 1

Поскольку работу устройства рассматриваем сначала при разрядности

m = 16 бит, то на входы 10 устройства поступает кодовая комбинация 00.

На входы 9 ("контрольные разряды/синдром ) в режиме кодирования на вычис- 25 литель 6 синдромов поступают логические нули, а в режиме декодирования— контрольные разряды, считайные из памяти вместе с информационными раэрядами.

Устройство для контроля запускается в работу импульсным сигналом, приходящим по входу 11 (сигнал начала операции) и поступающим на первый управляющий (синхронизирующий) вход регистра 1 данных, записывая в него

16-разрядное информационное слово, и на первый управляющий вход блока

4 управления, устанавливая в единичное состояние триггер 18 (фиг. 3) . 40

Информационные разряды с выхода регистра 1 данных поступают на вычислитель 3 контрольных разрядов и на блок

2 мультиплексирования, на управляющие Входы KOToporo поступают управ 45 ляющие сигналы с блока 4 управления.

Блок 2 мультиплексирования посылает на вычислитель 3 те информационные разряды, которые участвуют в формировании контрольного слова или синдроме ошибки для m = 16 бит (см. таблицу кодирования для m = 16 бит на фиг. 2). В вычислителе 3 происходит формирование разрядных сумм по модулю два (R „- R <) тех информационных

55 разрядов, которые помечены знаком

"Х" в таблице кодирования на фиг. 2.

Указанные разрядные суммы по модулю два (контрольные разряды) поступают

1 на вычислитель 6 синдрома и блок 5 элементов И, который по сигналам управления от блока 4 запретит прохождение разрядной суммы по модулю два

Rц на вычислитель 6.

В режиме кодирования вычислитель

6 формирует семь контрольных разрядов С, — С, которые поступают на выходы 16 ("контрольное слово/синдром ошибки ) устройства. Формирование сигналов Ошибка", "Одиночная ошибка, "Многократная ошибка" на выходах 17-15 запрещается в данном режиме подачей логического нуля на входе

13 ("режим работы" ) устройства.

В режиме декодирования вычислитель 6 формирует семь битов синдрома ошибки (S — S ), которые поступают на выходы 14 устройства и на входы блока 7 обнаружения ошибок.

Блок 7 формирует по единичному значению сигнала на входе 13 устройства соответственно сигнал "Ошибка" ! О, нет ошибки который поступа 1, есть ошибка, ет на выход 17 ("Ошибка") устройства, и сигналы "Одиночная ошибка"

О, нет и и Многократная ошибка

1, да 0, нет которые пост пают соот(1, да ветственно на выход 15 (" Одиночная ошибка" ) и выход 16 ("Многократная ошибка" ) устройства.

После того, как сформированное контрольное слово или синдром ошибки вмЕсте с сигналами ошибки считывается из устройства, на вход 12 (" сброс" ) приходит импульсный сиг1381718 нал, который поступает на второй вход (сброса) регистра 1 данных и на К-вход триггера 18 в блоке 4 управления, устанавливая его в нулевое состояние. А блок 4 управления ус5 танавливает в исходное состояние остальные блоки устройства.

Л р и м е р 1. Пусть для формирования контрольного слова в устройство поступило 16-разрядное информационное слово (D „ — 0„) вида

0000000100001000. Тогда на выходе вычислителя 6 будем иметь контрольное слово (С, — С ) вида 000 1010, 15 которое поступает на входы 15 устройства.

Пример 2. Пусть данное информационное слово и соответствующее ему контрольное слово были считаны из памяти и поступили на устройство для контроля данных. а. Предположим, что возникла одиночная ошибка в третьем информационном разряде, т.е. информационное слово имеет вид 0010000100001000. Toгда на выходе вычислителя 6 будем иметь синдром ошибки (Я„- S ) 1101000, который поступает на выходы 14 устройства и на блок 7 обнаружения ошибок.

Тогда на выходе 17 блока 7 обнаружения ошибок будем иметь сигнал "Ошибка", равный "1", а на выходах 15 и

16 этого блока 7 будем иметь соответственно сигнал "Одиночная ошибка", равный " 1" и сигнал "Многократная ошибка, равный "О . б. Предположим, что возникла двойная ошибка в первом и третьем инфорцнонных разрядах, т.е. информационное слово имеет вид 10!0000100001000.

Тогда на выходе вычислителя 6 будем иметь синдром ошибки (S †: Б ) вида

001100 1. Аналогично пункту а на выходе 17 блока 7 обнаружения ошибок

lI 11 45 будем иметь сигнал Ошибка, равный

" 1", а на выходах 15 и 16 будем иметь соответственно сигнал "Одиночная

tt ошибка, равныи 0, и сигнал Иногократная ошибка", равный " 1". в. Предположим, что возникла трой- 50 ная ошибка в третьем, шестом и четырнадцатом информационных разрядах, т.е. информационное слово имеет вид

0010010100001100. Тогда на выходе вычислителя 6 будем иметь синдром 55 (S — S,) вида 0011010. В дальнейшем устройство сработает аналогично пункту б. Для примеров 2а, 2б, 2в м можно также пользоваться таблицей расшифровки синдрома ошибки (фиг.10) с учетом того, что биты S,S > синдрома ошибки равны нулю.

Теперь рассмотрим работу в режиме наращивания разрядности при m =

= 64 бит, т.е. работу 4ш-разрядного устройства для контроля (фиг. 9).

4ш-разрядное устройство для контроля данных работает также в двух режимах: режим кодирования, который задается логическим нулем по входу 34 (режим раббты") режим декодирования, который задается логической единицей по входу 34.

Работа всех устройств 28 аналогична описанной работе устройства при

m = 16 бит эа следующим исключением.

В начальный момент времени на входь, 18 устройства 28 поступают со-. ответственно информационные слова дов 29. На входы 10 устройства 28 поступают соответственно двухразрядные кодовые комбинации 00, 01, 10 и !

1, с входов 31 ("номер БИС"). Устройства 28 запускаются в работу импульсным сигналом, поступающим по входу 32.

1. В режиме кодирования по входам

30 на входы 9.1 устройства 28. 1 поступают логические нули, а неполные контрольные разряды с выходов 16.1 устройства 28.! поступают на входы

9.2 устройства 28.2, где произойдет, их сложение по модулю два со сформированными неполными контрольными разрядами устройством 28.2, затем эта сумма по модулю два с выходов 14.2 устройства 28.2 поступает на входы

9.3 устройства 28.3 и т.д. Полное контрольное слово будет сформировано в устройстве 28.4 и с выходов 14.4 оно поступает на выходы 35.

Формирование сигналов Ошибка", "Одиночная ошибка" и "Многократная ошибка" в данном режиме также эапрещается;

2. В режиме декодирования по входам 30 на входы 9.1 устройства 28.1 поступает контрольное слово, соответствующее полному информационному слову D — D . Работа устройств 28 аналогична описанной работе по пункту ", только с выходов 14.4 устрой"тва 28.4 будет поступать полный син13817 дром ошибки на выходы 35, а с выходов 17-15 устройства 28.4 будут поступать соответственно сигналы "Ошибка", "Одиночная ошибка" и "Многократ-!!

5 ная ошибка на выходы 38-36 соответственно. А после приема всей информации из устройств 28 на вход 33 поступает импульсный сигнал сброса, по которому происходит установка в ис- 1ц ходное состояние блоков устройства 28.

Пример 3. Пусть для формирования контрольного слова на устройства 28 поступают соответственно информационные разряды (D, — D ) вида

0000000100001000, (Р,„ — D») вида

10000000 10000000, (D4, — Dis) вида

0001000000010000 (D — D ) вида

0000 100000000001. Тогда на выходе 20

14.1 устройства 28.1 получим неполное контрольное слово (С вЂ” С ),вида 001010000, на выходах 14.2 устройства 28. 2 — (С p — С ) вида

100111000 на выходах 14. 3 устройст- 25 ва 28.3 — (С вЂ” С ), вида 000101000, а на выходе 14.4 устройства 28.4 получим полное контрольное" слово (С вЂ” С ц) вида 11111 1000, которое поступает на выходы 35.

Пример 4. Пусть указанное в примере 3 информационное слово (D, — D

35 роля на 4m-разрядное устройство для контроля данных. а. Предположим, что произошла одиночная ошибка в первом информа ционном разряде, т.е. (D, — D, ) имеет вид 10000000 10000 1000, а (D

Р,) остались без изменений. Тогда на выходах 14.1 устройства 28.1 получим неполный синдром (S, — S ), вида

000010100, на выходах 14.2 устройства 28.2 — (S — S9) вида 100000100, на выходах 14.3 устройства 28.3 (S — Sе,) з вида 000010100, а на выходах 14.4 устройства 28.4 получим полный синдром ошибки (S — S ) вида 1110001000, который указывает на данную одиночную ошибку (фиг. 10).

На выходах 17, 15 и 16 устройства

28.4 получим соответственно сигналы;

"Ошибка", равный "1", "Одиночная ошибка", равный " 1" и "Многократная 55 ошибка", равный "0". б. Предположим, что произошла двойная ошибка во втором и четвертом

18 8 информационных разрядах, т.е. (D, D ) имеет вид 0101000100001000, а (D — D ) остались без изменения. !!

Тогда на выходах 14. 1 устройства

28.1 получим неполный синдром (Б, S ) вида 111101100; на выходах 14.2 устройства 28.2 (S, — 3 ), вида

011111100, на выходах 14.3 устройства 28.3 (S „ — S ), вида 111101100, на выходах 14.4 устройства 28.4 получим полный синдром ошибки (S, S ) вида 000111100, который указывает на данную двойную ошибку (фиг.10).

На выходах 17, 15, 16 устройства

28.4 получим соответственно сигналы

"Ошибка", равный " 1", "Одиночная ошибка", равный "0", "Многократная ошибка", равный "1". в. Предположим, что вовникла пятикратная ошибка в шестом, восьмом, двадцать пятом, сороковом и сорок восьмом информационных разрядах, т.е. информационное слово (D, — D„, D „—

П», П - 048 1 49 64)

000001000000010000, 1000000000000, 0001000100010001, 0001000000000001.

Тогда на выходах 14. 1 устройства

28. l будем иметь неполный синдром (S, — S s), вида 101110000, на выходах 14.2 устройства 28.2 получим тогда (S — S ц) q вида 011110010, на выходах 14.3 устройства 28.3 получим тогда (S — S ) 111111010, а на выходах 14.4 устройства 28.4 получим полный синдром ошибки (S — S ) вио да 000101010, который соответствует данной пятикратной ошибке (фиг. 10) .

На выходах 17, 15, 16 устройства

28.4 получим соответственно следующие сигналы: "Ошибки", равный " 1", "Одиночная ошибка", равный "0" и

"Многократная ошибка", равный "1".

Таким образом, устройство для контроля цифровых данных позволяет повысить достоверность работы за счет обеспечения воэможности исправления двойных ошибок любого типа, так как формирование синдрома двойной ошибки не зависит от типа двойной ошибки и исправление двойной ошибки в последующих устройствах происходит толь ко по виду самого синдрома ошибки, в то время как в устройстве-прототипе одна иэ двух ошибок (постоянная) исправляется путем ее двойного инвертирования, затем формируется новый синдром ошибки, который указывает на оставшуюся одиночную ошибку, кото1381718

1. Устройство для контроля цифровых данных, содержащее регистр данных, информационные входы которого являются первыми информационными входами устройства, выходы регистра данных соединены с первыми входами вычислителя контрольных разрядов, первые выходы которого подключены к первым входам вычислителя синдромов, выходы которого соединены с информационными входами блока обнаружения ошибок, первый и второй выходы которого являются одноименными управляющими выходами устройства, блок мультиплексирования и блок управления, информационные входы которого являются адресными входами .устройства, первый управляющий вход регистра данных является первым управляющим входом устройства, о т л и ч аю щ е е с я тем, что, с целью повышения надежности и достоверности работы устройства, в него введен блок элементов И, первый управляющий вход блока управления подключен к первому управляющему входу устройства, информационные входы блока мультиплексирования подключены к соответствующим выходам регистра данных, второй управляющий вход которого обьединен с вторым управляющим входом блока управления и является вторым управляющим входом устройства, первые и вторые выходы блока управления соединены с управляющими входами соответственно блока мультиплексирования и блока элементов И, выходы блока мультиплексирования соединены с соответствующими вторыми входами вычислителя контрольных разрядов, второй выход которого подключен к информационному входу блока элементов

И, выходы которого соединены с вторыми входами вычислителя синдрома, третьи входы и выходы которого являются соответственно вторыми информационными входами и информационными выходами устройства, управляющий вход и третий выход блока обнаружения оши35 рая исправляется по виду синдрома ошибки. Кроме того, обеспечивается возможность простого обнаружения многократных ошибок любого типа. В

5 случае возникновения многократной четной ошибки формируется такой синдром ошибки который имеет четный вес (кроме одиночной ошибки в 1-м информационном разряде). Для обнаружения многократной нечетной ошибки предлагаемое устройство анализирует два бита синдрома ошибки S S . Наличие такой ошибки определяется следующими значениями битов S S, 01 — кро- .15 ме одиночной ошибки в 1-м информационном или С контрольном разрядах;

10. — кроме одиночной ошибки в 13

16, 32, 48 информационных и С контрольном разрядах,11 — кроме одиноч- Zp ной ошибки во 2-м информационном разряде (фиг. 10).

Кроме того, предлагаемое устройство позволяет повысить надежность и упростить устройство, особенно 25 при наращивании разрядности до 64-х бит путем отказа от дополнительных логических вентилей. Это достигается эа счет рационального формирования синдрома ошибки (или контрольных разрядов) с помощью двух вычислителей блока мультиплексирования блока элементов И и блока управления, обеспечивающих коммутацию информационных разрядов в соответствии с таблицей кодирования, использовать устройство для контроля данных для совместной работы с любым типом памяти (ОЗУ, ПЗУ, ЗУПВ и т.п.) независимо От их органиэации так как оно 40 имеет во можность работы с информационным словом разрядностью 16, 32 или 64 бит; увеличить быстродействие последующих устройств исправления двойных ошибок, так как обнаружен- 45 ная двойная ошибка исправляется сразу аппаратно по виду синдрома ошибки, который формирует предлагаемое устройство, в то время как в устройстве-прототипе при обнаружении двой50 ной ошибки (при первом считывании информации из ЗУ) производится инвер-. тирование считанной информации и ее запись в ЗУ, затем повторное считывание информации в инверсной форме, в результате чего постоянная ошибка

55 исправляется, затем производится новое формирование синдрома ошибки, который указывает на оставшуюся одиР ночную ошибку, вызванную случайным сбоем. В результате этого для исправления двойной ошибки устройством-прототипом необходимо выполнять двойной цикл записи/считывания информации в ЗУ. формула изобретения

1381718

12 бок являются соответственно третьим управляющим входом и третьим управляющим выходом устройства.

2. Устройство по и. 1 о т л иУ

5 ч а ю щ е е с я тем, что блок обнаружения ошибок выполнен на первом— четвертом дешифраторах, первом — десятом элементах И-НЕ, первом — седьмом элементах И, первом и втором 10 элементах ИЛИ, элементе ИЛИ-HF. u элементе равнозначности, входы которого объединены с одноименными входами первого элемента ИЛИ и соответствующими входами дешифраторов и являются информационными входами блока, выход первого разряда первого дешифратора подключен к первым входам первого элемента И и первого и третьего элементов И-НЕ, выход второ- 20

ro разряда первого дешифратора подключен к первым входам третьего элемента И и четвертого — десятого элементов И-НЕ, выход третьего разряда первого дешифратора подключен к первым входам вторых элементов И и И-НЕ, выход нулевого разряда второго дешифратора соединен с вторыми входами третьего и четвертого элементов И вЂ” НЕ, выход третьего разряда второго дешифратора соединен с вторыми входами шестого и восьмого элементов И-НЕ, выход четвертьго разряда второго дешифратора оединен с вторыми входами девятого и десятого

35 элементов И-НЕ, выходы пятого и шестого разрядов второго дешифратора соединены с вторыми входами соответственно пятого и первого элементов

И-НЕ, выход седьмого разряда второ- 40 го дешифратора соединен с вторыми входами второго и седьмого элементов И-НЕ, выход нулевого разряда третьего дешифратора подключен к третьим входам второго — шестого, девятого и десятого элементов И-НЕ, выход второго разряда третьего дешифратора подключен к третьим входам первого и седьмого элементов И-

НЕ выход третьего разряда третьего

У

50 дешифратора подключен к третьему входу восьмого элемента И-НЕ, выход нулевого разряда четвертого дешифратора соединен с четвертыми входами первого — восьмого элементов И-НЕ, выходы первого и второго разрядов

55 четвертого дешифратора соединены с четвертыми входами соответственно десятого и девятого элементов И-НЕ, выходы второго и третьего элементов

И-HE соединены с вторыми входами соответственно первого и второго элементов И, выход первого элемента

И-НЕ подключен к третьему входу первого и первому входу четвертого элементов И, выходы четвертого — десятого элементов И-НЕ подключены соответственно к второму — восьмому входам третьего элемента И, выходы первого — третьего элементов И соединены с одноименными входами второго элемента ИЛИ и элемента ИЛИ-HF., выход элемента равнозначности соединен с вторым входом четвертого элемента

И, выход которого подключен к четвертым входам второго элемента ИЛИ и элемента ИЛИ-НЕ, выходы которых соединены с первыми входами соответственно пятого и шестого элементов

И, выход первого элемента 1ПИ подключен к первому входу седьмого элемента И и вторым входам пятого и шестого элементов И, третьи входы которых и второй вход седьмого элемента

И объединены и являются управляющим входом блока, выходы шестого, пятого и седьмого элементов И являются соответственно первым — третьим выходами блока.

3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок управления выполнен на триггере, элементах И, элементах ИЛИ и дешифраторе,первый и второй входы которого являются информационными входами блока, S- u R-входы триггера являются соответственно первым и вторым управляющими входами блока, выход триггера подключен к первым входам первого — четвертого элементов И, выходы дешифратора соединены с вторыми входами соответствующих элементов И, выход первого элемента И соединен с первыми входами первого и второго элементов ИЛИ, выход второго элемента И подключен к второму входу нервого и первым входам третьего — пятого элементов ИЛИ, выход третьего элемента И соединен с третьим входом первого, вторым входом четвертого и первым входом шестого элементов

ИЛИ, выход четвертого элемента И подключен к третьему входу третьего и вторым входам второго, пятого и шестого элементов ИЛИ, выходы первого и четвертого элементов И и первого — четвертого элементов ИЛИ являI4

1381718

13 ются соответствующими первыми выходами блока, выходы пятого и шестого алементон IVIII являются соответствующими вторыми выходами блока.

138 l 718

От От

От &а а/

МюкфЮ

Omdnosuf К &ОКУ7

1381718 7 8 S

Cg Э6

Сг

I Q 6

000 00

8 12

Оиа О1

00010

+ +

712

15 Е

000 ) -:К. 1;5 1;С1

1 7 8;С6 2;С

С3;Сб

7 14

1 Cg

5 С6

00 l 0 l

I 1 С

7177 7 о!

О;Ср

1;8

1 12 бА

7;10 С 17 C

+ 210 2СЧ

2;б

2 8

2;11

+ 2;7

7С 23

00110

2;4

2 С

00111

2 5

М 20 18

2Ф

79

07007

ЮО

0 1010

0107 1

1;19 C6;Z С,1Ю

1;Л 7;17

С6; 19

1 21 С ;1

7;С С6

1, 1В

1;22

0 7100

Г6 C

ИВ I Л 7 25

1;30

1 27

С6;29! т29

О 110

4;7 1;28

C;3l7 1;26

С6ЛВ

1 2Ч

2;31

2;28 +

2, 27

2;30 2;24

2;29

1 32

2; +

011 7O

2;23 2;17

2;J8

+ 2 22 2 Су

3á 39

+ 2;13

0 1711

000С1

+ 221

2 ZO

Чб М

1 0001

1 00 7 0

0100

М + +

7;35 Cr, gg С Л

C$, .1 7 Я6, 3

1;5б

С6 Чт 1 47 1 Н фф + +

1, 46 1 40

+ 1

С;Ч 142

2 +

C 41

СЮ Х

7 0707

2И +

2 46 2 40

2 Ч

1017 7

+ 2 ЗВ 29

+ 2 37

2;35

2;34

2;19 2 33

5б

17000

710 б2 60

7 70t

С64 1;5б 1 50

С6 1

Cg БД 51

С;5

452

С;5 .7

1 5ß. 1 4

) 60 б!С 59

1 62 Q сг;6? Cáÿ

С6,7

1 69 1 Я

+ 2б

+ 2632 7

251+ +

2;59

2Я +

2 56

2;52

;55 2;49

@иг.70

Составитель О.Ревинский

Техред Л.Сердюкова

Корректор Н. Король

Редак гор Л.11ежнина

Зака- 1194/55 Тираж 928

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

11Рои 3 llr i

1 пенно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 биты Sg

Сиидра- 1 Z

ИП

7) 00

TjGQ

ШЛ

j177

0

1 .7

0 О а

О О

О 7 0!

1 7