Устройство для контроля записи информации в программируемые блоки памяти

 

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЗАПИСИ ИНФОРМАЦИИ В ПРОГРАММИРУЕМЫЕ БЛОКИ ПАМЯТИ, содержащее регистр адреса, регистр числа, первый блок сравнения, блок индикации, блок управления, блок сопряжения, блок памяти, амплитудный дискриминатор и формирователи токов программирования, одни выходы которых являются одни.ми информационными выходами устройства, а другие выходы - управляющими выходами устройства, адресными выходами которого являются выходы регистра адреса, причем первый вход блока индикации и адресный вход блока памяти подключены к выходу регистра адреса, управляющий вход которого и управляющий вход регистра числа соединены с первым выходом блока управления , второй и третий выходы которого подключены соответственно к входам формирователей токов программирования и к второму входу блока индикации, третий вход которого соединен с одними входами первого блока сравнения и одними входами амплитудного дискриминатора, другие входы которого подключены к одним выходам формирователей токов программирования, а одни выходы соединены с четвертым входом блока индикации и другими входами первого блока сравнения, выход которого подключен к первому входу блока управления , информационные входы и выходы блока памяти соединены соответственно с выходами блока сопряжения и с входами регистра числа, другие выходы амплитудного дискриминатора являются другими информационными выходами устройства, отличающееся тем, что, с целью повыщения надежности устройства путем обеспечения контроля записи информации и адресных чепей устройства, в него введены второй и третий блоки сравнения, блоки обнаружения неисправностей, регистр конечного адреса и селектор, одни выходы которого соединены с одними входами первого блока сравнения, а одни входы - с выходами регистра числа и входами первого блока обнаружения неисправностей, выход которого подключен к второму входу блока управления , четвертый выход которого соединен с другими входами селектора, другой выход которого подключен к третьему входу блока управления, четвертый вход которого соединен с выходом второго блока обнаружения неисправностей, входы которого подключены к выходам регистра адреса и одним входам второго и третьего блоков сравнения, другие входы второго блока сравнения соединены с выходами регистра конечного адреса, а подключен к пятому входу блока управления, пя тый выход которого соединен с управляюсл щим входом блока памяти, а шестой вход - с выходом третьего блока сравнения, дру00 гие входы которого являются контрольнысо ми входами устройства. 2. Устройство по п. 1, отличающееся тем, что каждый из блоков обнаружения неисправностей содержит схему свертки по модулю, выход которой подключен к одному из входов четвертого блока сравнения, выход которого соединен с входом элемента индикации, входы схемы свертки по мо дулю и другие входы четвертого блока сравнения являются входами блока, выходом которого является выход четвертого блока сравнения.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК зш G 11 С 2900

1 ь

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМЪГ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3579292/18-24 (22) 14.04.83 (46) 23.07.84. Бюл. № 27 (72) С. И. Борзенков и В. Н. Токарев (53) 681.327 (088.8) (56) 1. Авторское свидетельство СССР № 796909, кл. G 11 С 7/00, G 11 С 29/00, 1978.

2. Авторское свидетельство СССР № 7659872, кл. G 11 С 7/00, 1978 (прототип). (54) (57) 1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЗАПИСИ ИНФОРМАЦИИ В ПРОГРАММИРУЕМЫЕ БЛОКИ ПАМЯТИ, содержащее регистр адреса, регистр числа, первый блок сравнения, блок индика ции, блок управления, блок сопряжения, блок памяти, амплитудный дискриминатор и формирователи токов программирования, одни выходы которых являются одними информационными выходами устройства, а другие выходы — управляющими выходами устройства, адресными выходами которого являются выходы регистра адреса, причем первый вход блока индикации и адресный вход блока памяти подключены к выходу регистра адреса, управляющий вход которого и управляющий вход регистра числа соединены с первым выходом блока управления, второй и третий выходы которого подключены соответственно к входам формирователей токов программирования и к второму входу блока индикации, третий вход которого соединен с одними входами первого блока сравнения и одними входами амплитудного дискриминатора, другие входы которого подключены к одним выходам формирователей токов программирования, а одни выходы соединены с четвертым входом блока индикации и другими входами первого блока сравнения, выход которого подключен к первому входу блока управления, информационные входы и выходы блока памяти соединены соответственно с выхо,,SUÄÄ 1104589 A дами блока сопряжения и с входами регистра числа, другие выходы амплитудного дискриминатора являются другими информационными выходами устройства, отличающееся тем, что, с целью повышения надежности устройства путем обеспечения контроля записи инфор маци и и адресных цепей устройства, в него введены второй и третий блоки сравнения, блоки обнаружения неисправностей, регистр конечного адреса и селектор, одни выходы которого соединены с одними входами первого блока сравнения, а одни входы — с выходами регистра числа и входами первого блока обнаружения неисправностей, выход которого подключен к второму входу блока управления, четвертый выход которого соединен с другими входами селектора, другой В выход которого подключен к третьему входу блока управления, четвертый вход которого соединен с выходом второго блока обнаружения неисправностей, входы которого подключены к выходам регистра адреса и одним входам второго и третьего блоков сравнения, другие входы второго блока сравнения соединены с выходами регистра конечного адреса, а выход подключен к пятому входу блока управления, пя- 4 тый выход которого соединен с управляю- ф щим входом блока памяти, а шестой вход — (;Д с выходом третьего блока сравнения, дру- (" ) гие входы которого являются контрольными входами устройства.

2. Устройство по п. 1, отличающееся тем, что каждый из блоков обнаружения неисправностей содержит схему свертки по модулю, выход которой подключен к одному из входов четвертого блока сравнения, выход которого соединен с входом элемента индикации, входы схемы свертки по мо. дулю и другие входы четвертого блока сравнения являются входами блока, выходом которого явл яется выход четвертого блока сравнения.

1104589

10

30

40

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано для контроля записи информации в программируемые постоян ные запоминающие устройства в процессе производства и эксплуатации.

Известно устройство для контроля записи информации в программируемые блоки памяти, содержащее блок управления, регистры адреса, регистр данных, блоки памяти, счетчики, компаратор адреса, компаратор данных, ключи, формирователи, блок программируемых синхросигналов (1j

Данное устройство характеризуется большими аппаратурными затратами и недостаточной надежностью в работе.

Наиболее близким к предлагаемому является устройство для контроля записи информации в программируемые блоки памяти, содержащее регистр адреса, информационный регистр, узел фиксации положения блоков памяти, блоки индикации, сравнения, управления, сопряжения, памяти, амплитудный дискриминатор и формирователи токов программирования, выходы которых соединены соответственно с информационным выводом и управляющим входом узла фиксации положения блоков памятии, адресн ы и вход которого подключен к первому входу блока индикации и выходу регистра адреса, управляющий вход которого соединен с входом сброса информационного регистра и с первым выходом блока управления, второй и третий выходы которого соединены соответственно с входами формирователей токов программироалания и с вторым входом блока индикации, третий вход которого соединен с первым входом блока сравнения, выход которого соединен с входом блока управления, а второй вход — с четвертым входом блока индикации и с выходом амплитудного дискриминатора, вход которого подключен соответственно к информационному выводу узла фиксации положения блоков памяти и к первому входу блока сравнения, выход блока памяти соединен с входом информационного регистра, первый вход — с выходом регистра адреса, а второй вход — с выходом блока сопряжения (2).

Основным недостатком известного устройства является низкая надежность в работе, так как отсутствует контроль записываемой информации, формирования и передачи адреса записи и недостаточен конт роль в ходе выполнения записи в блоки программируемых постоянных запоминающих устройств (ППЗУ) .

Цель изобретения — повышение надежности устройства путем обеспечения контроля записи информации и адресных цепей.

Поставленная цель достигается тем, что в устройство для контроля записи информации в программируемые блоки памяти, содержащее регистр адреса, регистр числа, первый блок сравнения, блок индикации, блок управления, блок сопряжения, блок памяти, амплитудный дискриминатор и фор мирователи токов программирования, одни выходы которых являются одними и нформ аци он н ы ми выхода ми устройства, а другие выходы — управляющими выходами устройства, адресными выходами которого являются выходы регистра адреса, причем первый вход блока индикации и адресный вход блока памяти подключены к выходу регистра адреса, управляющий вход которого и управляющий вход регистра числа соединены с первым выходом блока управления, второй и третий выходы которого подключены соответственно к входам формирователей токов программирования и к второму входу блока индикации, третий вход которого соединен с одними входами первого блока сравнения и одними входами амплитудного дискриминатора, другие входы которого подключены к одним выходам формирователей токов программирования, а одни выходы соединены с четвертым входом блока индикации и другими входами первого блока сравнения, выход которого подключен к первому входу блока управления, информационные входы и выходы блока памяти соединены соответственно с выходами блока сопряжения и с входами регистра числа, другие входы амплитудного дискриминатора являются други ми информационными выходами устройства, введены второй и третий блоки сравнения, блоки обнаружения неисправностей, регистр конечного адреса и селектор, одни выходы которого соединены с одними входами первого блока сравнения, а одни входы — с выходами регистра числа и входами первого блока обнаружения неисправностей, выход которого подключен к второму входу блока управления, четвертый выход которого соединен с другими входами селектора, другой выход которого подключен к третьему входу блока управления, четвертый вход которого соединен с выходом второго блока обнаружения неисправностей, входы которого подключены к выходам регистра адреса и одним входам второго и третьего блоков сравнения, другие входы второго блока сравнения соединены с выходами регистра конечного адреса, а выход подключен к пятому входу блока управления, пятый выход которого соединен с управляющим входом блока памяти, а шестой вход — с выходом третьего блока сравнения, другие входы которого являются контрольными входами устройства.

Каждый из блоков обнаружения неисправностей содержит схему свертки по модулю, выход которой подключен к одному из входов четвертого блока сравнения, выход

1104589 которого соединен с входом элемента индикации, входы схемы свертки по модулю и другие входы четвертого блока сравнения являются входами блока, выходом которого является выход четвертого блока сравнения.

На фиг. 1 представлена функциональная схема предла гаемого устройства; на фиг. 2 — 4 — функциональные схемы блока обнаружения неисправностей, селектора и блока управления соответственно; на фиг. 5функциональная схема амплитудного дискриминатора.

Устройство содержит (фиг. 1) регистр 1 адреса, регистр 2 числа. На фиг. 1 показан узел 3 фикса ции положения контрол ируемого программируемого блока памяти (микросхемы ППЗУ). Устройство содержит также блок 4 индикации, первый блок 5 сравнения, блок 6 управления, блок 7 сопряжения, блок 8 памяти, амплитудный дискриминатор 9, формирователи 10 токов программирования, второй 11 и третий 12 блоки сравнения, первый 13 и второй 14 блоки обнаружения неисправностей, регистр 15 конечного адреса и селектор 16.

Каждый из блоков 13 и 14 обнаружения неисправностей содержит (фиг. 2) схему 17 свертки по модулю, четвертый блок 18 сравнения и элемент 19 индикации.

Селектор 16 содержит (фиг. 3) группу из п элементов НЕ 20 (где и — число разрядов в информационном слове микросхе- ЗО мы ППЗУ), элемент ИЛИ 21, первую 22 и вторую 23 группы из и элементов И в каждой и коммутатор 24 с информационными входами 25, число которых равно М, и управляющими входами 26, число которых равно К (где М вЂ” число разрядов в инфор- мационном слове блока 8 памяти; К = Д-) .

На фиг. 3 обозначены выходы 27 — 29 селектора.

Блок 6 управления содержит (фиг. 4) генератор 30 одиночных импульсов, пред- 40 назначенный для первоначального пуска устройства, генератор 3! тактовой частоты, генератор 32 синхронизирующих импульсов, счетчик 33 и дешифратор 34, предназначенные для выработки импульсов управления селектором 16, группу управляющих триггеров и переключателей 35, триггер 36 включения частоты, регистр 3? неисправностей, блок 38 задания параметров программирующих импульсов, элементы ИЛИ 39 и 40, элементы И 41 — 43, элементы НЕ 44 и 45, gp элементы 46 и 47 задержки.

Амплитудный дискриминатор 9 содержит (фиг. 5) элементы HE 48, ключи 49 и 50, элементы 51 и 52 развязки, нагрузочные элементы 53 и вход 54 опорного напряжения.

Устройство работает следующим образом, Перед началом процесса записи информации выполняется режим «Контроль», целью которого является определение правильности хранения первоначального кода в контролируемой микросхеме ППЗУ. Для этого устанавливаются в соответствующие положения ППЗУ переключатели 35 (фиг. 4) в блоке 6, а микросхема ППЗУ устанавливается в узел 3 (фиг. 1). Затем на регистре I устанавливается начальный адрес, а на регистре 15 — конечный адрес массива памяти данной микросхемы, в -блок 8 за носится код, соответствующий пе рво начальному коду микросхемы (все «О» или

«1» — в зависимости от ее типа), и производится пуск устройства.

Сигнал «Пуск», выработанный и нератором 30, поступает в регистр 2 в качестве сигнала установки в ноль и на вход элементов 46 и 47 задержки. С выхода элемента

46 сигнал, задержанный на время добавления единицы к показанию регистра 1, поступает в блок 8 и обеспечивает считывание и передачу информации в регистр 2 по адресу, поступающему из регистра l. С выхода элемента 47 задержки сигнал «Пуск> задержанный на время срабатывания блоков 13 и 14, поступает на опрос элемента И

43. На других входах этого элемента ко времени появления сигнала опроса могут появиться с блоков 13 и 14 сигналы «Неисправность» или «Исправно». Сигнал на выходе элемента И 43 появляется только в том случае, когда из блоков 13 и 14 приходят сигналы «Исправно».

Выработка указанных сигналов в блоках 13 и 14 происходит следующим образом. Код адреса (для блока 14) или числа (для блока 3) поступает на вход схемы

17 свертки по модулю (фиг. 2), с выхода которой выработанные контрольные коды поступают на первые входы блока 18.

На вторые входы блока 18 поступают сопровождающие адрес (в блоке 14) или число (в блоке 13) контрольные коды (по модулю три или два). В случае совпадения этих кодов блок 18 вырабатывает потенциал, соответствующий сигналу «Исправно», при несовпадении кодов вырабатывается потенциал, соответствующий сигналу «Неисправность». При этом характер выработанных сигналов может быть определен оператором по состоянию элемента 19 индикации. Таким образом, если адрес формируется правильно и число, принятое в регистр 2, при передаче не исказилось, то на входы элемента И 43 от блоков 13 и 14 поступают сигналы «Исправно» и сигнал опроса обеспечит на выходе элемента И 43 появление сигнала, который установит в «1» триггер

36 в блоке 6.

Потенциал с триггера 36 разрешает поступление тактовой частоты с выхода элемента И 41 на вход генератора 32, который в первом такте вырабатывает импульс анализа сигнала, поступающего из блока 12, в котором происходит сравнение кода ад1104589

55 реса, передаваемого из регистра 1 в контролируемую микросхему ППЗУ через адресные выходы устройства, с кодом адреса, поступающим на входы устройства с соответствующих контрольных выводов узла 3.

Если произойдет несовпадение этих кодов, например, по причине отсутствия контакта в узле 3, то из блока 12 в блок 6 выдается сигнал «Неисправность». Этот сигнал поступает для фиксации в регистр 37 и генератор 32, который вырабатывает сигнал установки в «О» триггера 36 и тем самым останавливает работу устройства.

Если в блоке 12 зафиксируется совпадение кодов адреса на адресных выходах и контрольных входах устройства, что говорит о наличии контактов в адресных цепях узла 3 и проверяемой микросхемы ППЗУ, то блок 12 выдает в генератор 32 сигнал

«Исправно». По этому сигналу в генераторе 32 вырабатывается импульс для анализа потенциала, поступающего из блока 5. В данном режиме на одни входы этого блока поступает из регистра 2 через селектор 16 первоначальный код числа, а другие входы— код, хранящийся в ППЗУ и поступающий че рез дискриминатор 9. В случае совпадения этих кодов из блока 5 в генератор 32 поступает потенциал «Исправно», который обеспечивает выработку им сигналов «Установка в ноль регистра 2>, «+1 к показанию регистра lp>, «Пуск». Далее происходит цикл работы, описанный выше, но только по следующему адресу.

В случае несовпадения кодов из блока

5 в генератор 32 передается потенциал «Неисправность». Генератор 32 по этому сигналу обеспечивает фиксацию этой неисправности в регистре 37 и установку в «О» триггера 36. Происходит останов работы устройства, и оператор фиксирует неисправность микросхемы ППЗУ при входном контроле.

В случае, когда неисправность не фиксируется ни при формировании адреса и его передаче в блок 8 и узел 3 (микросхему

ППЗУ), ни при передаче эталонной информации в регистр 2, ни при сравнении эталонного кода с хранящимся в ППЗУ кодом, работа продолжается до окончания проверяемого массива. Конец массива определяется по выработке блоком 11 потенциала

«Конец массива», который появляется в случае совпадения текущего кода адреса, поступающего из регистра 1, с кодом конечного адреса, поступающего из регистра

15. Сигнал «Конец массива» поступает на триггеры 35 и далее в генератор 32, который вырабатывает сигнал установки в «О» триггера 36 и останавливает работу устройства. При этом на блоке 4 высвечивается индикация «Конец контроля».

После завершения контроля выполняется режим «Запись». Перед началом ра20

45 боты по данному режиму проверенная и исправная микросхема ППЗУ остается в узле 3, на регистре 1 устанавливается начальный адрес, а на регистре 15 — конечный адрес записываемого массива, в блок

8 вводится записываемая информация, в блоке 6 переключатели 35 ставятся в соответствующее положение и производится запуск работы устройства. Начало работы в данном режиме происходит аналогично с выполнением режима «Контроль» до момента определения наличия контактов в адресных цепях. При наличии указанных контактов работа будет продолжена, так как блок 12 вырабатывает. сигнал «Исправно». Этот си гнал поступает в генератор 32 и в данном режиме обеспечивает подачу импульса на вход счетчика 33, а с его выхода — на вход дешифратора 34.

Сигнал с выхода дешифратора 34 через элемент ИЛИ 40 поступает в селектор

16, который служит для выполнения двух этапов селекции. Первый этап выполняется коммутатором 24 (фиг. 3) и предназначен для выбора определенной группы разрядов, подлежащих в дальнейшем для записи в

ППЗУ, из состава всей информации, поступившей на коммутатор 24 из регистра 2.

Этот этап вызван тем, что, как правило, записываемая в микросхемы ППЗУ информация содержит меньшее количество разрядов, чем содержится их в запоминающих устройствах, используемых в качестве блока 8. Например, в микросхему ППЗУ записывается четыре, восемь разрядов, а блок 8 памяти может иметь разрядность шестнадцать и более. Первый этап селекции выполняется путем подачи с переключателей 35 на один из входов коммутатора 24 разрешающего сигнала. В этом случае на выходе коммутатора 24 коммутируются и разрядов, соответствующих выбранной для записи в ППЗУ группе разрядов.

Второй этап селекции выполняется путем подачи через элемент ИЛИ 40 разрешающего сигнала с дешифратора 34 на управляющий вход одного из и элементов

И 22 и служит для определения информационного состояния конкретного разряда в выбранной группе разрядов ППЗУ. При поступлении первого импульса в счетчик 33 с дешифратора 34 разрешающий сигнал поступает на первый элемент И 22, при поступлении п-го импульса — на и-й элемент

И 22. При этом на других входах элементов

И 22 могут быть как разрешающие, так и запрещающие сигналы, которые поступают с выходов коммутатора 24 и соответствуют информационному состоянию «1«или «О».

В соответствии с этим и на выходе опрашиваемого элемента И 22 будет наблюдаться сигнал, соответствующий «1» или «0

Этот сигнал через элемент ИЛИ 21 посту1104589

55 пает в блок 6, в блок 5 и через элементы

HE 20 и элементы И 23 в дискриминатор 9.

Если в конкретном разряде обнаруживается 40», то потенциал, соответствующий этому состоянию, поступает с элемента И 22 на триггеры 35 блока 6 и обеспечивает выработку генератором 32 очередного импульса. Этот импульс поступает в счетчик 33, дешифратор 34 на основании этого опрашивает следующий элемент И 22, и, если снова обнаруживается «О», цикл снова повторяется, пока в каком-то разряде не обнаружится «1». При поступлении этого сигнала на триггеры 35 происходит включение в работу блока 38. Этот блок выдает на формирователи 10 управляющие сигналы, которые определяют амплитуду и длительность программирующих импульсов, период их следования и количество. С формирователей 10 импульсы питания и другие сигналы (например, разрешения выборки) передаются непосредственно в микросхему

ППЗУ (через узел 3), а сигналы, определяющие запись в конкретный разряд ППЗУ, поступают на питающие входы всех ключей

49 (фиг. 5) дискриминатора 9, которые в этот момент закрыты, за исключением ключа 49, соответствующего разряду с обнаруженной «1». Это обеспечивается подачей управляющих сигналов. на входы дискриминатора 9 с элементов И 23 селектора 16.

При этом на управляющие входы элементов И 23 в данный момент из блока 6 приходит разрешающий потенциал.

Таким образом, положительные программирующие импульсы с выхода дискриминатора 9 поступают только на тот информационный вход ППЗУ (узел 3), на который они должны поступить для записи (программирования) информации.

После выдачи серии программирующих импульсов по соответствующему сигналу из блока 38 устройство производит контроль правильности записи информации в данном разряде. Для этого в генераторе 32 блока 6 анализируется сигнал, пришедший из блока 5. В этот момент в блоке 5 на один вход приходят потенциалы с элементов И 22 (все сигналы запрещающие, за исключением того потенциала, который соответствует обнаруженной «1»). На другие входы блока 5 приходят сигналы с выходов ключей 50 дискриминатора 9, которые соответствуют тем ключам 49, на входы которых пришли запрещающие сигналы с элементов И 23 селектора 16 (также запрещающие сигналы).

В том звене дискриминатора 9, которое соответствует разрешающему потенциалу, на входе того ключа 49, который соответствует разряду, в котором обнаружена в записываемом информационном слове «1», потенциал зависит от сигнала, пришедшего из проверяемой микросхемы ППЗУ. Этот

35 сигнал приходит на выход соответствующего ключа 49 и отрицательный вывод элемента 51 развязки. Поскольку данный ключ 49 открыт и программирующие импульсы в этот момент отсутствуют, то потенциал в этой точке соответствует потенциалу, пришедшему из микросхемы ППЗУ. Если из микросхемы (через узел 3) приходит низкий потенциал, то на входе и выходе соответствующего ключа 50 будут запрещающие потенциалы. Если из микросхемы приходит высокий потенциал (это соответствует произведенной записи «1»), то ток по цепи вход

54 — нагрузочный элемент 53 — элемент 51 развязки протекать не будет, на входе ключа 50 будет высокий потенциал, и ои будет открыт, т. е. на выход дискриминатора 9 пройдет потенциал, соответствующий «1».

Этот потенциал поступает в блок 4 и на вход блока 5. Поскольку в данный момент на соответствующих входах блока 5 будут одинаковые сигналы, он выдает сигнал «Исправно».

Таким образом, сигналы «Исправно» и

«Неисправность», поступающие из блока 5 в блок 6, в ходе процесса записи анализируются соответствующими им пульса ми генератора 32 (фиг. 4). На основании этого анализа и требова ний технических условий на запись информации в микросхему

ППЗУ происходит управление блоком 38.

Если в .конце цикла записи запись в конкретный разряд ППЗУ не производится, то генератор 32 вы рабаты ва ет им пульс установки в «О» триггера 36 (т. е. останавливает работу устройства) и оператор видит по индикации регистра 1, счетчика 33 и регистра 37 адрес незаписанного информационного слова, номер разряда, в который не произвелась запись, и характер неисправности.

В том случае, когда запись выполнилась нормально, генератор 32 вырабатывает очередной импульс в счетчик 33 и цикл повторяется. Это происходит до тех пор, пока счетчик 33 не выработает (п+1) -й импульс, что говорит о записи всего информационного слова. Этот импульс поступает на триггеры 35 и обеспечивает контроль правильности записи в микросхему ППЗУ всего информационного слова по данному адресу.

Для этого в селектор 16 с триггеров 35 через элемент ИЛИ 40 выдается сигнал

«Контроль группы», который в виде разрешающих потенциалов поступает на все управляющие входы элементов И 22, а через элемент НЕ 45 в виде запрещающего потенциала — на все управляющие входы элементов И 23. Это обеспечивает поступление на входы блока 5 из регистра 2 через селектор 16 кода числа всей выбранной для записи группы разрядов. На другие входы блока 5 поступает через дискри1104589

lO минатор 9 на контроль код всей записанной по данному адресу информации из

ППЗУ.

Если сравнение в блоке 5 по каким-либо причинам не произойдет, то блок 6 при анализе сигнала «Неисправность», пришедшего из блока 5, останавливает работу устройства. В случае сравнения кодов блок 6 обеспечивает переход к записи информации по следующему адресу, как описано выше.

Описанным образом работа продолжается до тех пор, пока из блока 11 не придет сигнал, сообщающий о совпадении текущего адреса с конечным. Этот сигнал поступает на триггеры 35 блока 6 и обеспечивает после контроля правильности записи по данному адресу останов работы устройства. При этом на блок 4 из блока 6 выдается сигнал «Конец записи». Запись информации на этом окончена.

После режима записи производится режим «Контроль», целью которого является определение правильности произведенной в микросхему ППЗУ записи всего массива информации. Этот режим выполняется так же, как и входной контроль, с той разницей, что вместо кодов первоначального состояния в блок 8 заносится записанная (эталонная) информация.

Работа устройства рассмотрена для случая записи в ППЗУ информации, соответствующей состоянию «1». Если требуется производить запись информации, соответствующей состоянию «О», то на входе коммутатора 24 предусматривается инверсия кода, поступающего из регистра 2. Порядок работы устройства от этого не меняется.

Таким образом, предлагаемое устройство позволяет производить контроль записи информ аци и в блоки программ ируемых постоянных запоминающих устройств с повыш ен ной наде ж иост ью, что обес печи ва ется контролем формирования и выдачи адреса записи путем введения блока 14, контролем правильности выдачи записываемой информации путем введения блока 13, контролем наличия контактов в адресных цепях

ППЗУ путем введения блока 12, а также контролем за выполнением процесса записи в каждый разряд и каждое информационное слово ППЗУ в ходе этого процесса.

Введение селектора 16 позволяет применять устройство для контроля блока памяти (ППЗУ) с любой разрядной сеткой, а вве20 дение блока 11 и регистра 15 конечного адреса позволяет изменять объем записываемой и контролируемой информации. В результате этого снижается процент брака при записи информации в ППЗУ и повышается производительность труда при производстве микросхем ППЗУ и контроле их качества.

Технико-экономическое преимущество предлагаемого устройства заключается в более высокой надежности по сравнению с прототипом.

1104589

Фиг.2

4РиаУ

0ml0

1104589

Редактор В. Петраш

Заказ 5028/39

Составитель Т. Зайцева

Тех ред.И. Верес Корректор А. Зимокосов

Тираж 575 Подписное

BHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4