Сигнатурный анализатор

 

СИГНАТУРНЫЙ АНАЛИЗАТОР, содержаний формирователь временных сигналов , вход которого является стартстопным входом сигнатурного анализатора , выход формирователя временных сигналов соединен со старт-стопным входом первого формирователя сигнатур, выход которого соединен с входом первого блока индикации, первый шифратор , вход которого является информационным входом сигнатурного анализатора , отличающийся тем, что, с целью повьшения быстродействия, в него введены второй и третий шифраторы , второй формирователь сигнатур и второй блок индикации, причем первый выход первого шифратора соединен с первыми входами второго и третьего шифраторов, второй выход первого шифратора соединен со вторыми входами второго и третьего шифраторов, выходы которьк соединены с информационньми входами первого и второго формирователей сигнатур соответственно , выход формирователя временных сигналов соединен со старт-стопным W входом второго формирователя сигнатур , выход которого соединен с входом второго блока индикации, синхровход сигнатурного анализатора соединен с синхровходами первого и второго формирователей сигнатур. /ff 00 4 СЛ 1С

СОЮЗ GQBETCHHX

РЕСПУБЛИК

3Ш С 06 F 11/16

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ н втоесмомм свидетельству

Об

4 ь

Сд

М (21) 3484065/18-24 (22) 25.08.82 (46) 15.08.84. Бюл. Р 30 (72) В.И.Заславский, А.С.Календарев, Т.А.Лежнина, А.П.Смирнов и В.И.Яшин (53) 681.3(088.8) (56) 1. Патент США М, 3976864, кл. 235-153, опублик. 1976.

2. Авторское свидетельство СССР

В 903898, кл. G 06 F 15/46, 1980 (прототип). (54)(57) СИГНАТУРНЫЙ АНАЛИЗАТОР, содержащий формирователь временных сигналов, вход которого является стартстопным входом сигнатурного анализатора, выход формирователя временных сигналов соединен со старт-стопным входом первого формирователя сигнатур, выход которого соединен с входом первого блока индикации, первый шифратор, вход которого является информа„.SU„„1108452 А ционным входом сигнатурного анализатора, отличающийся тем, что, с целью повышения быстродействия, в него введены второй и третий шифраторы, второй формирователь сигнатур и второй блок индикации, причем первый выход первого шифратора соединен с первыми входами второго и тре» тьего шифраторов, второй выход первого шифратора соединен со вторыми входами второго и третьего шифраторов, выходы которых соединены с информационными входами первого и второго формирователей сигнатур соответственно, выход формирователя временных сигналов соединен со старт-стопным входом второго формирователя сигнатур, выход которого соединен с входом второго блока индикации, синхровход сигнатурного анализатора соединен с синхровходами первого и второго формирователей сигнатур.

1108452

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля цифровых устройств с тремя состояниями выходов 5

Известен сигнатурный анализатор, содержащий формирователь временных сигналов, вход которого подключен к управляющему входу анализатора, выход формирователя временных сигналов подключен к первому управляющему входу формирователя сигнатур, выход которого соединен со входом блока индикации (1 3.

Недостатком известного анализатора 1 является ограниченная область применения иэ-за невозможности контроля цифровых устройств с тремя состояниями выходон.

Наиболее близким по технической 2р сущности к изобретению является сигнатурный анализатор, содержащий формирователь временных сигналов, вход которого подключен к управляющему входу анализатора, выход — к 25 первому управляющему входу формирователя сигнатур, выход которого соединен с входом блока индикации, шифратор, триггер, одновибратор, элемент ИЛИ и коммутатор, первый и вто- Зр рой информационные входы которого подключены к соответствующим выходам шифратора, выход — к информационному входу формирователя сигнатур, управляющий вход — к выходу триггера, вход установки н ноль которого соединен с синхронходом анализатора, входом одновибратора и первым входом элемента ИЛИ, второй вход которого подключен к единичному входу триг- 4р гера и выходу одновибратора, а выход — к второму управляющему входу формирователя сигнатур, причем информационный вход анализатора соединен с входом шифратора (2 ).

Недостатком известного анализатора является малое быстродействие из-за необходимости удвоения длины контролируемой последовательности.

Целью изобретения является повышение быстродействия.

Поставленная цель достигается тем, что в сигнатурный анализатор, содержащий формирователь временных сигналов, вход которого является 55 старт-стопным входом сигнатурного анализатора, выход формирователя временных сигналов соединен со стартстопным входом первого формирователя сигнатур, выход которого соединен со входом первого блока индикации, первый шифратор, вход которого является информационным входом сигнатурного анализатора, введены второй и третий шифраторы, второй формирователь сигнатур и второй блок индикации, причем первый выход первого шифратора соединен с. первыми входами нторого и третьего шифраторов, второй выход первого шифратора соединен со вторыми входами второго и третьего шифраторов, выходы которых соединены с информационными входами первого и второго формирователей сигнатур соответственно, выход формирователя временных сигналов соединен со стартстопным входом второго формирователя сигнатур, выход которого соединен с входом второго блока индикации, синхровход сигнатурного анализатора соединен с синхровходами первого и второго формирователей сигнатур.

На фиг. 1 представлена блок-схема сигнатурного анализатора; на фиг. 2 пример реализации первого шифратора; на фиг. 3 — пример реализации формирователя сигнатур.

Сигнатурный анализатор содержит шифраторы 1-3, формирователь 4 временных сигналов, первый формирователь 5 сиг"йатур, второй формирователь 6 сигнатур, первый блок 7 индикации, второй блок 8 индикации, старт-стопный вход 9, информационный вход 10 и синхровход 11.

На фиг. 2 приведен пример технической реализации шифратора 1, построенного на двух компараторах 12 и 13.

На фиг. 3 приведен пример технической реализации формирователя 5 (6) сигнатур, построенного на регистре 14 сдвига с обратными связями через сумматор 15 по модулю два, сдвиг информации в котором осуществляется по синхросигналам, поступающим с выхода элемента И 16.

Сигнатурный анализатор работает следующим образом.

Очередной бит контролируемой входной последовательности с выхода проверяемого цифрового устройства подается на вход 10 в такт с синхросигналом на входе 11. Этот сигнал синхрониэирован с внешними сигналами старт-стоп на входе 9, с помощью ко3 11084 торых формирователь 4 стробирует работу формирователей 5, 6 сигнатур.

Формирователь 4 временных сигналов может быть реализован íà D-триггере, С-вход которого соединен со стар1-стопным входом 9 сигнатурного анализатора, D-вход соединен с инверсным выходом триггера, а R-вход подключен к источнику питания через времязадающую цепочку. !О

Шифратор 1 кодирует каждый бит входной последовательности в два бита следующим образом: 1-11, 0-00, Z (третье состояние) — 01.

Шифратор 1 выполнен на компараторах, пример технической реализации которого для проверки цифровых устройств на микросхемах типа ТТ1 приведен на фиг. 2; компаратор 12 является компаратором 1" и на его вход подается опорное напряжение Ц, равное минимальному значению уровня логической единицы (+2,4В);компаратор 13 является компаратором "0" и на его вход подается опорное напряжение U<, равное максимальному значению уровня логического нуля (+0,4B).

Если на вход шифратора 1 поступает бит контролируемой последовательности с уровнем единицы (U)U ), то на выходах шифратора формируется сигнал "1".

Если на вход шифратора 1 поступает бит с уровнем нуля (UCU ), на его выходах формируется нулевой сигнал. При поступлении бита последовательности с уровнем, характеризующим третье состояние (Uz

При поступлении на оба входа шифратора 2 сигнала "0" он формирует на выходе сигнал 0", при поступлении на его входы сигнала "1" — формирует на выходе сигнал "1 ; при по11 I! 45 ступлении на первый его вход сигнала "0", а на второй — "1" (что соответствует третьему состоянию выхода проверяемого устройства) формирует

52 4 на своем выходе сигнал "0" Информация с выхода шифратора 2 подается на формирователь 5 сигнатур и регистрируется и нем.

При поступлении с выходов шифратора t на оба входа шифратора 3 сигнала "1" или "0" он формирует на выхо" де сигнал "0", а при поступлении на его первый вход сигнала "0", а на второй — "1" формирует сигнал " 1".

В качестве шифраторов 2 и 3 может быть использован элемент И, причем вход шифратора 3, подключаемый к первому выходу шифратора 1, должен быть инверсный.

Информация с выхода шифратора 3 подается на информационный вход второго формирователя сигнатур и регистрируется в нем, При прохождении всей контролируемой последовательности (логических сигналов и информации о третьем состоянии выхода контролируемого устройства) в формирователе 5 формируется сигнатура, регистрирующая результаты логического контроля на проверяемом выходе устройства, а в формирователе 6 формируется сигнатура, регистрирующая только появление третьего состояния на провеpsehroM выходе. Значение сигнатуры в формирователе 5 индицируется блоком 7, а значение сигнатуры в формирователе 6 индицируется блоком 8.

Сравнивая значения обеих сигнатур с эталонными, можно установить, совпадают ли они, а по результатам несовпадения можно диагностировать неисправности в проверяемом цифровом устройстве, т.е. установить, присутствуют в цифровом устройстве логические неисправности или неисправности, устанавливающие проверяемый выход цифрового устройства в третье состояние.

Таким образом, предлагаемый сигнатурный анализатор позволяет по сравнению с прототипом уменьшить время формирования сигнатур и расширить диагностические возможности устройства.

1108452

Составитель З.Моисеенко

Редактор С.Тимохина ТехредЛ. Коцюбняк Корректор р.Билак

Заказ 5866/35 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

f13035,. Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4