Резервированный делитель частоты

 

РЕЗЕРВИРОВАННЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ, содержащий резервные каналы, каждый из которых содержит счетчик импульсов, счетный вход которого соединен с входной шиной, мажоритарный элемент, выход которого соединен с первым входом элемента эквивалентности, отличающийся тем, что, с целью повышения надежности, в каждый канал введены регистр сдвига, первый и второй D -триггеры, элемент И и шина высокой частоты,причем выходы регистра сдвига соединены с соответствующими информационными входами счетчика импульсов, а старший разряд - с входами мажоритарных элементов всех каналов и первым входом элемента эквивалентности данного канала , выход которого соединен с D-ВХОДОМ первого D -триггера, а второй ВХОД - с последовательным входом регистра сдвига, выход первого D-триггера соединен с входом управления счетчика импульсов, а синхронизирующий вход - с синхронизирующими входами регистра сдвига, второго D-триггера и с шиной высокой частоты, входная шина устройства соединена с D -входом второго D -триггера и с первьм входом элемента И, второй вход которого соединен с инверсным выходом второго D -триггера, а выход - с входом управления регистра сдвига, при этом выходы счетчика импульсов соединены с соответствующиСО ми параллельными входами регистра сдвига и выходными шинами.

СОЮЗ СОВЕТСНИХ

ОЮ

PECflYEiflHH (19) (11), ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ .

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОЧНРЫТИЙ (21) 3565700/18-21 (22) 21.03.83 (46) 23.08.84. Бюл. Ф 31 (72) И.И. Нисенбойм и М.И. Пархоменко (53) 621.374 (088.8) (56) 1. Лосев В.В., Яковлев Д.О.

Исправление сбоев пересчетных схем. — "Автоматика и телемеханика", 1971, Ф 5.

2. Авторское свидетельство СССР

Ф 129536, кл. Н 03 К 23/00, 1974 .

3. Авторское свидетельство СССР

Р 645282, кл. H 03 К 23/00, 1977 (прототип). (54) (57) РЕЗЕРВИРОВАННЪЙ ДЕЛИТЕЛЬ

ЧАСТОТЫ, содержащий реэервные каналы, каждый иэ которых содержит счетчик импульсов, счетный вход которого соединен с входной шиной, мажоритарный элемент, выход которого соединен с первым входом элемента эквивалентности, о т л и ч а юшийся тем, что, с целью повышения надежности, в каждый канал введены регистр сдвига, первый и второй 1) -триггеры, элемент И и шина высокой частоты, причем выходы регистра сдвига соединены с соответствующими информационными входами счетчика импульсов, а старший раэряд — с входами мажоритарных элементов всех каналов и первым входом элемента эквивалентности данного канала, выход которого соединен с

1)-входом первого 2 -триггера, а второй вход — с последовательным входом регистра сдвига, выход первого

D-триггера соединен с входом управления счетчика импульсов, а синхроннэирующий вход — с синхрониэирующимй входами регистра сдвига, второго

1)-триггера и с шиной высокой частоты, входная шина устройства соединена с 3 -входом второго 3 -триггера и с первым входом элемента И, второй вход которого соединен с инверсным выходом второго 3 -триггера, а выход — с входом управления регистра сдвига, при этом выходы счетчика импульсов соединены с соответствующими параллельными входами регистра сдвига и выходными шинами.

1109910

Изобретение относится к импульс— ной технике, а именно к делителям частоты, и может быть применено в резервированных устройствах деления частоты и счета времени. 5

Известно мажоритгрное счетное резервированное устройство, которое может быть использовано и в режиВ вычислительных системах число разрядов счетчика может быть сколь угодно большим. И поэтому время фазирования сбившегося канала делителя резко увеличивается с числом разрядов, что приводит к понижению

40 надежности устройства.

Наиболее близким к изобретению является резервированный делитель частоты, содержащий резервные каналы, каждый из которых состоит из счетчика импульсов, íà Jk -триг45 герах, счетный вход первого из которых соединен с входной шиной, и мажоритарного элемента, входы которого соединены с выходами счетчиков импульсов каждого канала, элемент эквивалентности, входы которого соединены с выходами счетчика импульсов и мажоритарного элемента данного канала, а выход подключен к »- и

М-входам первого Jk -триггера счетчика импульсов данного канала (3 ).

Недостатком делителя является большое время фазирования сбившегося ме делителя частоты, содержащее в каждом канале счетчик, триггер и мажоритарный элемент, входы которого соединены с выходами триггеров, входами соединенных с выходами счетчиков, установочные входы которых соединены с выходом мажоритарного элемента (1 ).

Известен также резервированный счетчик импульсов, содержащий в каждом канале резервный счетчик со схемой запрета на входе, мажоритарный элемент и элемент И, выход которого соединен с выходом мажоритарного элемента и выходом резервного счетчика (2 ).

Недостатком устройств является большое время фазирования сбившегося канала, которое определяется по формуле

=(2 -1) Т ММкС»»F где N — число разрядов счетчика, Т вЂ” период входной частоты

ВХ делителя .

l0

2S

30 канала, что пр»»водит к понижению

1 надежности.

11епь изобретения — повышение на— дежности.

Указанная цепь достигается тем, что в резервированный делитель частоты, содержащий резервные каналы, каждь»Й из которых содержит счетчик импульсов, счетный вход которого соединен с входной шиной, мажоритарный элемент, выход которого соединен с первым входом элемента эквивалентноет»», в каждь»й канал введены регистр сдвига, первый и второй g триггеры, элемент И и шина высокой частоты, причем выходы регистра сдвига соединены с соответствующими информационными входами счетчика импульсов, а старший разряд — с входами мажоритарных элементов всех каналов и первым входом элемента эквивалентности данного канала, выход которого соединен с 3 -входом первого 3) - триггера, а второй вход с последовательным входом регистра сдвига, выход первого g -триггера соединен с входом управления счетчика импульсов, а синхронизирующий вход — с синхронизирующими входами регистра сдвига и второго D -триггера и с шиной высокой частоты, входная шина устройства соединена с 2 -входом второго 3 -триггера и с первым входом элемента И, второй вход которого соединен с инверсным выходом второго Э -триггера, а выход — с входом управления регистра сдвига, выходы счетчика импульсов соединены с соответствующими параллельными входами регистра сдвига и выходными шинами.

На фиг.1 представлена структурная схема резервированного делителя частоты, на фиг.2 — временные диаграммы его работы. устройство содержит входную шину

1, счетчик 2 импульсов, первый

3-триггер 3, причем входная шина 1 с.оединена со счетным входом счетчика 2 импульсов и с первым входом элемента И 4, выход которого соединен с входом управления регистра 5 сдвига. Шина 6 высокой частоты соединена с синхронизирующими входами первого 33 -триггера 3, регистра 5, второго )) -триггера 7, Р -вход которого соединен с входной шиной, а инверсный выход — с вторым входом

11099! 0 элемента И 4. Выходы регистра 5 соединены с соответствующими параллельными входами счетчика 2.

Кроме того, старший разряд регистра

5 соединен также с входами 8 мажоритарных элементов 9 всех каналов и с первым входом элемента 10 эквивалентности, второй вход которого соединен с выходом мажоритарного элемента 9 и с последовательным входом регистра 5, а выход — с

2-входом D -триггера 3. Выход

Р-триггера 3 соединен с входом управления счетчика 2. Выходы счетчика 2 соединены с: соответствующими параллельными входами регистра 5 и с выходными шинами 11 устройства.

Делитель работает следующим образом.

Входной сигнал с входной шины

1 (фиг.2, диаграмма 12) поступает на счетный вход счетчика 2 и содержимое счетчика увеличивается на единицу. Входной сигнал сдвигается синхроимпульсами с шины 6 высокой частоты (диаграмма 13), на

Р-триггере 7 (диаграмма 14).и на элементе И 4 (диаграмма 15) вырабатывается сигнал, переводящий регистр

5 в параллельный режим работы. Содержимое счетчика 2 (диаграммы 1618) перезаписывается в регистр 5 (диаграммы 19 — 21). По окончании сигнала с элемента И 4 регистр 5 переходит в последовательный режим работы. Старший разряд регистра 5 (диаграмма 21) поступает на вход

8 мажоритарного элемента 9 (диаграмма 22), и уже скорректированная информация старшего разряда, если произошел сбой, поступает на последовательный вход регистра 5. Одновременно в случае сбоя на выходе элемента 10 эквивалентности (диаграмма 23) вырабатывается импульс положительной полярности, который спустя длительность синхронизирующей частоты через 2 †.триггер 3 (диаграмма 24) поступает на вход управления счетчика 2 сбившегося канала и переводит его в параллельный режим работы. Содержимое регистра 5 (диаграммы 19-2-1) перезаписывается в счетчик 2 (диаграммы 16-18) и одновременно начинает происходить коррекция регистра 5 сбившегося канала. Спустя

N синхроимпульсов с шины 6 высокой частоты 6 (диаграмма 13), где N— число разрядов счетчика и регистра, 5

f5

55 происходит полная коррекция регистра в сбившемся канале. Содержимое регистра перезаписывается в счетчик

2 и поступает на выходные шины 11 (диаграммы 16-18). По окончании коррекции регистра на выходе элемента 10 эквивалентности (диаграмма 23) вырабатывается сигнал отрицательной полярности, который через Э -триггер 3 (диаграмма 24) спустя длительность синхроимпульса переводит счетчик 2 в последовательный режим работы, фиксируя первоначальное состояние счетчиков синхронных каналов.

Таким образом, за N синхроимпульсов происходит полная коррекция сбившегося счетчика.

Максимальное время приведения сбившегося счетчика к синхронно работающим определяется по формуле

1 = NТ макс пр пх где N — число разрядов счетчика;

Т „ — период синхроимпульсов.

В синхронно работающих каналах на выходе элемента 1О эквивалентности (диаграмма 23) и 3 -триггере 3 (диаграмма 24), т.е. на входе управления счетчика 2 присутствует нулевой уровень, т.е. счетчики находятся в последовательном режиме работы. Сравнение информации происходит во время Т пх ьх синх где Т вЂ” период входных импульех сов с входной шины 1, i пх синх длительность синхроимпульсов с шины

6 высокой частоты.

Время коррекции информации в известном устройстве равно (2 -1) Т где N — число разрядов счетчика, Т > период входной частоты.

Время коррекции информации в предлагаемом устройстве равно NTп„

Кроме того, в известных устройствах входная информация может меняться как угодно медленно и сбои могут наблюдаться уже в паузах между входными импульсами, а сравнение информации начинается только после прихода входного импульса. В предлагаемом устройстве сравнение происходит практически постоянно, а именно за время Т „-

Ьх ьъ синх

Таким образом, техническая эффективность предлагаемого устройства по сравнению с известным выражается в уменьшении времени фаэирования, постоянном сравнении информации, т.е. в повьппении надежности

Фиг 1

12

Ж

1S

16

f7

18

1У

zo

71

Г2 Л

2J

Я

74

rs

fl

18

Ю

Ю

71

zz

О с4

Фиг. Г

ВНИИПИ Закаэ 6101/42 Тираж 862 Подлисное

Филиал ППП "Патеит", r.Óàãîðîä, ул.Проектная, 4