Делитель частоты следования импульсов

 

ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ, СОДЕРЖАЩИЙ п разрядов, каждьй из которых содержит первый и второй триггеры, входы первого из которых подключены к выходам соответственно первого, второго, а входы второго - к выходам третьего и четвертого элементов И, а прямой и инверсный выходы первого триггера - к первым входам соответственно третьего , четвертого, а выходы второго триггера - к входам второго и первого элементов И, вторые входы первого и второго элементов И первого разряда соединены с входной шиной, устройства и через инвертор с вторыми входами третьего и четвертого элементов И, а прямой выход второго триггера является выходом разряда, отличающийся тем, что, с целью расширения функциональных возможностей путем расширения диапазона коэффициентов деления при одновременном повышении быстродействия , вторые входы первого, второго, третьего и четвертого элементов И четного разряда соединены с выходами соответственно второго, первого, § третьего и четвертого элементов И предьщущего нечетного разряда, а (Л вторые входы первого и второго, а также третьего и четвертого элементов И нечетного разряда соединены между собой и соответственно с выходами второго и первого элементов И предыдущего четного разряда. со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„! 109911

3y1) Н 03 К 23/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИ„ЦЕТЕЛЬСТВУ

СР

CO

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3575997/18-21 (22) 08.04.83 (46) 230884. Бюл. ¹ 31 (72) А. И. Карпухин (53) 631. 374 (088. 8) (56) 1. Справочник по интегральным микросхемам. Под ред. Б.В. Тарабрина. М., "Энергия", 1980.

2 ° Карцев М.А. Арифметика цифровых машин. M., "Наука", 1969. (54)(57) ДЕЛИТЕЛЬ ЧАСТОТЬ1 СЛЕДОВАНИЯ

ИМПУЛЬСОВ, СОДЕРЖАЩИЙ и разрядов, каждый из которых содержит первый и второй триггеры, входы первого из которых подключены к выходам соответственно первого, второго, а входы второго — к выходам третьего и четвертого элементов И, а прямой и инверсный выходы первого триггера — к первым входам соответственно третьего, четвертого, а выходы второго триггера — к входам второго и первого элементов И, вторые входы первого и второго элементов И первого разряда соединены с входной шиной устройства и через инвертор с вторыми входами третьего и четвертого элементов И, а прямой выход второго триггера является выходом разряда, отличающийся тем, что, с целью расширения функциональных возможностей путем расширения диапазона коэффициентов деления при одновременном повышении быстродействия, вторые входы первого, второго, третьего и четвертого элементов И четного разряда соединены с выходами соответственно второго, первого, третьего и четвертого элементов И предыдущего нечетного разряда, а вторые входы первого и второго, а также третьего и четвертого элементов И нечетного разряда соединены между собой и соответственно с выходами второго и первого элементов И предыдущего четного разряда.

1 1109

Изобретение относится к вычислительной технике и технике обработки цифровой информации.

Известен делитель частоты на 12 (микросхема 155ИЕ4 И63.088.042 ТУ11), 5 содержащий четыре триггера со счет— ным входом, из которых второй и третий триггеры охвачены обратной связью (1 3.

Недостаткам делителя является большой объем оборудования и малое быстродействие.

Наиболее близким к изобретению является делитель частоты, построенный на основе счетчика импульсов, !

5 который содержит и разрядов, в каждом разряде — два триггера со

<хемами И на два входа по каждому плечу триггера, вход устройства и п выходных шин. В каждом разряде делителя частоты выходы первого триггера соединены с первыми входами элементов И одноименных плеч второго триггера, а выходы второго тригге— ра — с первыми входами элементов И разноименных плеч первого триггера.

Вторые входы элементов И первого триггера первого разряда делителя соединены с входом делителя, а входы элементов И второго триггера

30 с выходом инвертора, вход которого соединен с входом делителя. Выход- ° ньге шины делителя соединены с ециничными входами вторых триггеров в каждом разряде делителя частотыг 2 ).

Недостаток и з вестнога делителя ограниченные возможности и малое быстродействие.

Целью изобретения является расширение функциональньгх возможностей делителя частоты путем расширения диапазона коэффициентов деления при одновременном увеличении быстродействия.

Поставленная цель достигается тем, что в делителе частоты следования импульсов, содержащем и разрядов, каждый из которых содержит первый и второй триггеры, входы первого из которых подключены к выходам соответственно первого, второго, а входы второго — к выходам третьего и четвертого элементов И, а прямой и инверсный выходы первого триггера к первым входам соответственно третьего, четвертого, а выходы второ- го триггера — к входам второго и первого элементов И, вторые входы первого и второго элементов И перво911 2 го разряда соединены с. входной шиной устройства и через инвертор с вторыми входами тр гьего и четвертого элементов И, а прямой выход второго триггера является выходом разряда, вторые входы первого, второго третьего и четвертога элементов И четного разряда соединены с выходами соответственнo второго первого, третьего и четвертого элементов И прецыдущего нечетного разряда, а вторые входы первого и второго, а также третьего .етвертога элементов И нечетного разряца соединены между собой и соответственно с выходами второго и первого элементов И предыдущего чет— ного разряда.

На фиг.1 изображена структурная электрическая схема делителя частоты, на фиг.2 — временные диаграммы его работы.

Делитель частоты содержит ri одноразрядных счетчиков 1 — 1 — 1 — п им— пульсов, входную шину 2, группу выходов 3-1-3-п и инвертор 4. Каждый счетчик 1 импульсов содержит первый триггер 5, двухвходовые элементы И 6 и 7, выходы которых соединены с единичным и нулевым входами триггера 5 соответственно, второй триггер 8, двухвходовые элементы И 9 и 10, выходы которых соединены с единичным и нулевым входами триггера 8 соответственна.

Единичные и нулевые выходы первых триггеров 5 каждого счетчика соединены с первыми входами элементов И 9 и 10 соответственно, а единичные и нулевые выходы вторых триггеров 8 каждого счетчика — с первыми входами элементов И 7 и 6 соответственна. Вторые входы элементов И 6 и

7 счетчика 1-1 соединены с входной шиной, а элементов И 9 и 10 — с выходом инвертора 4, вход которого соединен с входом делителя. Вторые входы элементов И 6 и 7 четных разрядов соединены с выходами элементов И 7 и 6, а вторые входы элемениов И 9 и 10 — с выходами элементов И 9 и 10 предшествующего разряда делителя соответственно. Вторые входы элементов И 6 и 7 нечетных разрядов соединены с выходами элементов И 7, а вторые входы элементов И 9 и 10 — с выходом элемента И 6 предшествующего четного разряда делителя соответственно.

1109911 пульса (фиг.2 е-з ) 0 д д

2 д

ВБИИПИ Заказ 6101/42 Тираж 862 Подписное фнпнад дПП "Патент", r. Ужгород,ул.Проектная, 4, 1еJIHтеле> работает следующим образом.

При подаче на входную шину 2 переднего фронта первого импульса (фиг.2 а ) первый триггер 5 первого разряда делителя устанавливается в единичное состояние (фиг.2 5 ), при снятии его второй триггер 8 первого разряда также устанавливается в единичное состояние, и на выходе 3-1 присутствует высокий потенциал (фиг.2 г ). При подаче на входную шину второго импульса на выходе элемента И 7 высокий потенциал, который устанавливает первый триггер 5 счетчика 1 — 1 в нулевое состояние, а первый триггер 5 счетчика 1-2 — в единичное состояние (фиг.2 ). При снятии с входной шины 2 третьего импульса вторые триггеры 8 счетчиков 1-1 и

1-2 устанавливаются в единичное положение и на выходах 3-1 и 3-2 устройства присутствует высокий потенциал (фиг.2 в и д).

Выходы триггероь четных (нечетных) разрядов делителя делят частоту с выходов триггеров предшествующих четных (нечетных) разрядов на шесть.

Следовательно, выход триггера i-ro четного разряда делит входную час-, тоту на 6 а нечетного — на 2 6

i!2 i-1/2

Ввиду того, что импульсы на выходе первого триггера в каждом разряде смещены по отношению к импульсам на выходе второго триггера на половину импульса, начало импульса на выходе первого триггера в и -м четноМ разряде расположено по перед5 3 (- нему фронту = — Ь 2 1 входного

1 2 импульса, качало импульса на вьгходе второго трг1г гера — по передному фрон(n

10 (-- ) ту q,Ь 2,1 вхоДного Импульса

Ф конец импульса на выходе пер1 вого триггера — по переднему

15 (л фронту = — 62 +1, входного им3 2 пульса и конец импульса на выходе второго триггера — по переднему

20 фронту (2 "1

+г входного имПо сравнению с известным делите25 лем соединение разрядов посредством элементов И предлагаемым способом позволяет сократить число разрядов делителя, время распространения сигналов и просто реализовать делите30 (- 1 ли на 2,6, l2,36,...,2 6,6

Кроме того, делитель обладает регулярной структурой, так как каждая пара разрядов функционально идентич35