Запоминающее устройство с автономным контролем

 

1.3АПОИИНА10ЩЕЕ УСТРОЙСТВО С ; ВТОНОМНЫМ КОНТРОЛЕМ, содержащее блоки памяти, первый и второй формирователи сигналов четности, выходы которых подключены к контрольным входам блоков памяти, информационные входы которых и входы формирователей сигналов четности объединены и являются входами устройства, блок коррекции пакетных ошибок, выходы которого являются информационными выходами устройства, мультиплексор, умножитель , группу элементов И, первый элемент И и формиров.ггели сигналов контрольного слова, .входы которых подключены соответственно к информационным и контрольным выходам блоков памяти, причем выходы первого формирователя сигналов контрольного слова соединены с одними из входов элементов , -И группы, умножителя и мультиплексора , другие входы которого соединены с выходом первого элемента И, входы которого подклкшены к выходам умножителя, другие входы которого и другие входы элементов И групП1 1 соединены с выходами второго формирователя сигналов контрольного слова, входы блока коррекции пакетных ошибок подключены соответственно к выходам мультиплексора и к информационным выходам блоков памяти, отличающееся тем, что, с целью повышения надежности устройства путем одновременного обнаружения ошибок в нескольких блоках памяти , в него введены логический i блок и элемент ИЛИ-НЕ, выход которого подключен к одному из входов (Л логич еского блока, одни из входов соединены с выходами элементов И группы, а другие входы - с вьсходами мультиплексора, другие входы логического блока подключены к выходам формирователей сигналов контрольного слова, а выход является конт рольным выходом устройства. ел 2. Устройство по п. 1 , о т л и чающееся тем, что логичео ский блок содержит элемент 11ПИ и второй элемент И, первый вход которого является одним из входов блока, а второй вход подключен к вькоду элемента ИЛИ, входы которого являются другими входами блока, вькодом которого является выход второго элемента И.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3 (5Н С- 11 С 2ч/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3550603/18-24 (22) 23. 11. 82 (46) 23.09.84. Бюл. N- 35 (72) Н.И.Гарбузов, А.К.Столяров и В.П.Невежин (71) Московский ордена Ленина и ордена Октябрьской Революции энергетический институт (53) 681.327(088.8) (56) 1. Авторское свидетельство СССР

Р 809403, кл. 3 11 С 29/00, 1979.

2. IBM, Journal Research and

Development, 1970, V.)4, р.402408 (прототип) (54)(57)13АПОМИНАЮЩЕЕ УСТРОИСТВО С

АВТОНОМНЬМ КОНТРОЛЕМ, содержащее блоки памяти, первый и второй формирователи сигналов четности, выходы которых подключены к контрольным входам блоков памяти, информационные входы которых и входы формирователей сигналов четности объединены и являются,входами устройства, блок коррекции пакетных ошибок, выходы ко— торого являются информационными выхо— дами устройства, мультиплексор, умножитель, группу элементов И, первый элемент И и формиров.iгели сигналов контрольного слова, входы которых подключены соответственно к информационным и контрольным выходам блоков памяти, причем выходы первого формирователя сигналов контрольного слова соединены с одними из входов элементов И группы, умножи еля и мультиплексора, другие входы которого

„„su„„»i1z а соединены с выходом первого элемента

И, входы которого подключены к выходам умножителя, другие входы которого и другие входы элементов И группы соединены с выходами второго формирователя сигналов контрольного слова, входы блока коррекции пакетных ошибок подключены соответствснно к выходам мультиплексора и к информационным выходам блоков памяти, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства путем одновременного обнаружения ошибок в нескольких блоках памяти, в него введены логический блок и элемент ИЛИ-НГ, выход которого подключен к одному из входов логического блока, одни из входов соединены с. выходами элементов

И группы, а другие входы — с выходами мультиплексора, другие входы логического блока подключены к выходам формирователей сигналов контрольного слова, а выход является контрольным выходом устройства.

2. Устройство по и. 1, о г л и ч а ю щ е е с я тем, что логический блок содержит элемент ИЛИ и второй элемент И, первый вход которого является одним из входов блока, а второй вход подключен к выходу элемента ИЛИ, входы которого являются другими входами блока, выходом которого является выход второго элемента И.

1115107

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам.

Известны запоминающие устройства с самоконтролем 1) и (2). 5

Одно из известных устройств содержит блоки памяти, формирователи контрольных разрядов Хемминга, формирователи проверочного слова, дешифратор одноразрядных ошибок, схему об- 10 наружения двухразрядных и пакетных ошибок (1).

Недостатком этоro устройства является невозможность устранения пакетных ошибок. 15

Наиболее близким техническим решением к предлагаемому является запоминающее устройство с автономным контролем, содержащее многоразрядные блоки памяти, первый и второй форми- 20 рователи четности, первый и второй формирователи проверочного слова, первый блок элементов И, сумматорумножитель, второй блок элементов И, мультиплексор и блок коррекции па- 25 кетных ошибок, причем входы первого и второго формирователей четности соединены с информационными входами устройства, а выходы с контрольными входами блоков памяти, входы первого З0 и второго формирователей проверочного слова соединены с информационными и контрольными выходами блоков памяти, а выходы — с входами первого блока элементов И и выходами сумматора-умножителя, входы второго блока элементов И соединены с выходами сумматора-умножителя, а выходы — с одними входами мультиплексора, другие входы которого соединены выходами 40 первого формирователя проверочного слова, к одним входам блока коррекции пакетных ошибок подключены информационные выходы блоков памяти, а к другим — выходы мультиплексо- 45 ра С 21.

Недостатком известного устройства является невозможность обнаружения двойных пакетов ошибок, т.е. пакетов ошибок, возникающих одновременно 50 в двух блоках памяти или в двух многоразрядных микросхемах памяти, что снижает надежность устройства.

Цель изобретения — повышение на- 55 дежности устройства путем одновременного обнаружения ошибок в нескольких блоках памяти.

Поставленная цель достигается тем, что в запоминающее устройство с автономным контролем, содержащее блоки памяти, первый и второй формирователи сигналов четности, выходы которых подключены к контрольным входам блоков памяти, информационные входы которых и входы формирователей сигналов четности объединены и являются входами устройства„ блок коррекции пакетных ошибок, выходы которого являются информационными выходами устройства, мультиплексор, .умножитель, группу элементов И, первый элемент И и формирователи сигналов контрольного слова, входы которых подключены соответственно к информационным и контрольным выходам блоков памяти, причем вь1ходы первого формирователя сигналов контрольного слова соединены с одним из входов элементов И группы, умножителя и мультиплексора, другие входы которого соединены с выходом первого элемента И, входы которого подключены к выходам умножителя, другие входы которого и другие входы элементов И грруппы соединены с выходами второго формирователя сигналов контрольного слова, входы блока коррекции пакетных ошибок подключены соответственно к выходам мультиплексора и к информационным выходам блоков памяти, введены логический блок и элемент ИЛИНЕ, выход которого подключен к одному из входов логического блока, один из входов соединены с выходами элементов И группы, а другие входы— с выходами мультиплексора, другие входы логического блока подключены к выходам формирователей сигналов контрольного слова, а выход является контрольным выходом устройства.

Кроме того, логический блок содержит элемент ИЛИ и второй элемент

И, первый вход которого является одним из входов блока, а второй вход подключен к выходу элемента ИЛИ, входы которого являются другими входами блока, выходом которого является вьгход второго элемента И.

На фйг. 1 представлена функциональная схема устройства; на фиг.2 функциональные схемы логического блока и элемента ИЛИ-НЕ; на фиг. 3 функциональные схемы части умножите ля, части мультиплексора и части блока коррекции пакетных ошибок; з 1115 на фиг. 4 — н —.матрица используемого корректирующего кода.

Устройство содержит (фиг.1) блоки 1 1, памяти с информлпионными входами 2 и выходами 3, первый 4 5 и второй 5 формирователи сигналов четности, первый б и второй 7 формирователи сигналов контрольного слова, группу элементов И 8, умножитель 9 первый элемент И 10, мультиплексор

11, блок 12 коррекции пакетных ошибок, "элемент ИЛИ-НЕ 13 и логический блок, 14. На фиг. 1 обозначены контрольные входы 15 и выходы 16 блоков 1„— памяти, контрольный 17 и информацион-15 ные 18 выходы устройства.

Логический блок 14 (фиг. 2) содержит элемент ИЛИ 19 и второй элемент

И 20.

Показанная на фиг. 3 часть умно,жителя содержит сумматоры 21-28 по модулю два. Часть мультиплексора, показанная на фиг. 3, содержит элементы И 29-.32, а часть блока коррекции пакетных ошибок — сумматоры 3336 по модулю два. На фиг. 3 обозначены входы 37-40 блока коррекции пакетных ошибок, подключенные, например, соответственно к семнадцатому— двадцатому разрядам блоков памяти. 3р

На фиг. 4 обозначены информационные 41-88 и контрольные С„- С, разряды блоков памяти, расположением "е,"..иниц" в которых показана Н -матрица используемого корректирующего кода. На фиг, 4 обозначены также разряды

К 4 — К„ контрольных слов. Порядок соединения входов 2 с входами формирователей 4 и 5, а также выходов блоков 1„ — 1„ с входами формирова- 4р телей 6 и 7 определяются приведенной здесь Н-матрицей.

Устройство работает следующим образом. 45

При записи коды .чисел по входам

2 (фиг. 1) поступают нл информационные входы блоков 1„ — 1„ памяти и на входы формирователей 4 и 5. Формирование контрольных разрядов Сt-С4 50 в формирователе 4 и контрольных разрядов С5-С12 в формирователе 5 происходит в соответствии с н-матрицей кода (фиг. 4) .

Н -матрица кода указывает последо- 55 вательность получения значений контрольных разрядов (С1,С2,...,С12) в режиме записи, и определяет значения

1() 7 4 рлзрялон K„— К„контрольного слова в режиме считы влияя.

Например, з начение контрольного разряда С5 рллно сумме сложения по модулю двл значений информации, со:(ержлщихся в разрядах 4 1-44, 46, 48, 52, 53, 55, 58, 63-67, 69, 72, 74-78, 81 и 87, а значение разряда

К контрольного слова равно сумме по модулю два значений вышеуказанных информационных разрядов и значения контрольного разряда С5.

При возникновении пакетной ошибки вырабатываются сигналы произведения разрядов К К2 К5 К и произведения разрядов К вЂ” К„ . Это суммирование и- умножение значений контрольных разрядов и разрядов контрольного слова выполняют формирователи 6 и 7 и умножитель 9.

Контрольные разряды с выходов формирователей 4 и 5 поступают на блоки 1 — 1,,5

При считывании информационные и контрольные разряды чисел из бло11 — 1„5 nocTynaror на axon формирователей 6 и 7. На входы блока

12 поступают только информационные разряды чисел. Формирователь 6 формирует разряды К„ - К, а формирова- тель 7 — разряды К5 — К„„ контрольно 2 го слова. Все эти разряды контролього слова подаются на входы умножителя 9, элементов И 8 и блока 14.

Кроме того, разряды К „ — Кц .контрольного слова подаются на вход мультиплексора 11. Результаты, полученные с умножителя 9, подаются на входыэлемента И 10, вырабатывающего сигналы об отказывающих информационных разрядах (в блоках 1„ — 1„ ) . Полученные сигналы подаются на входы мультиплексора 11 и элемента ИЛИ-НЕ 13.

С выхода мультиплексора 11 сигналы подаются нл входы блока 12 и затем на входы 18 устройства. Сигналы об— отказавших контрольных разрядах блоков 1 — 1, получаемые на выходах элементов И 8, поступают на входы элемента ИЛИ 13 и с его выхода - на вход блока 14.

В зависимости от значений контрольного слова возможны ситуации, представленные в табл. 1.

Элемент ИЛИ 13 реализует контроль отсутствия сигналов на выходах элементов И 8 и 10. Отсутствие этих сигналов может быть при случае, ког1 115107! !

Таблица 1

Состояние устройства

Сигналы на выходе элемента

И 10 и на выI ходе элемента

И 8

Формирователь 7

Формирователь 6

Кз К4 К - Кв 9 Фо я 2 к, к,.к, к, 0

Ошибки нет

Любое значеСигнал на выходе элемента И 8 об ошибке в блоке 1

Пакетная ошибка в блоке 1„ памяти ние не равное "0"

Любое знаСигнал на выхо де элемента И 8 об ошибке в блоке 1„,, Пакетная ошибка в блоке 1, памяти чение не равное "0"

Пакетная ошибка в блоке 1. памяти

Любое значеСигнал на выходе элемента И 8 об ошибке в блоке 11з ние на равное "0"

Любое значеНаличие тольЛюбое знаПакетная ошибка в информационных разрядах блоков 11 — 1„ памяти

Любое значение не равное "0" ние не равное "0" ко одного сигнала на выходе элемента И 10 чение не равное "0" да нет ошибок, поэтому элемент ИЛИ

19 (фиг, 3) проверяет неравенство

0 разрядов К вЂ” К контрольного слова, а это неравейство бывает только при наличии ошибок в блоках 1,, 14 . Полученные после проверок сигналы с выхода элемента ИЛИ 19 поступают на вход элемента И 20, который и формирует сигнал о наличии двух пакетных ошибок.

Количество блоков памяти, в которых могут быть исправлены пакетные ошибки и обнаружены двойные пакеты ошибок, в зависимости от разрядности блоков памяти и числа контрольных разрядов, приведено в табл. 2.

При необходимости увеличить число блоков памяти при сохранении их разЗначения разрядов контрольного слова рядности необходимо увеличить число контрольных разрядов на величину разрядности блоков памяти, при этом число блоков памяти, хранящих информа5 ционные разряды, увеличивается вдвое.

Таким образом, предлагаемое устройство позволяет обнаруживать пакетные ошибки в двух блоках памяти или двух многоразрядных микросхемах, памяти, повышая тем самым достоверность информации, хранимой в блоках памяти.

Технико-экономическое преимущество предпагаемого устройства заключается в его более высокой надежности по сравнению с пвототипом.

1115107

Продолжение табл., 1

Значения разрядов контрольного слова

Состояние устройства

Сигналы на выходе элемента

И 10 и на выФормирователь 7

Формирователь 6 ходе элемента

И 8

К, К„К К

5 К6 Ф 8

0.0

Ошибки нет, Любое значеЛюбое знаЛюбое не равное "0" ние не равное "0"" чение не равное "0"

Любоеф"0"

Любое знавыходах элементов И 8 и

10 чение не равное "О"

:Любое энаЛюбое значе чение не равное "0".ние не равное "0""

Любое зна0

Любое значе ние не равное "0" чение не равное "0"

Таблица 2

Разрядность блоков памяти

12

28

24

60

32

124

21

252

120

24

128

Количество контрольных разрядов

Отсутствие сигналов на

Сигнал на выходе 17 о наличии двух пакетов ошибок

0е!

Om8

1115107

Фиг.1

L

Фиг. 2

1115107

ФАЗ

41 ЧЗ 95 Ч7 99 gf 53 55 57 59 61 63 65 67 69 7i

42 ФУ 46 48 50 52 54 56 58 60 62 89 66 66 76 72

1g 1ю б! >rZ 13 14 Ъ

К1

Kz

Ку Ч

Ку

К6

К7

К8

Kg

K)

К1

Ki

Ч 76 7В ЮО В2 ВЧ Вб 85 С2 С4 Сб CS c)p Сц

Фиа. 0

ВНИИПК Заказ 6779/38 Тираж 574 Подписное тоддад ППЛ Патевт, т. удтород, уд.дроектная,4