Запоминающее устройство с самоконтролем

 

ЗАПОМИНАМЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее блок памяти, входы которого являются информационными входами устройства, блок контроля, входы которого соединены с выx) блока памяти, а выход является первым контрольным выходом устройства, выходы блока памяти являются информационными выходами устройства, отличающееся тем, что, с целью упрощения устройства , в него введены первый и второй коммутаторы, блок.управления, дополнительный блок памяти и сумматор по модулю два, причем информационные входы первого и второго коммутаторов подключены соответственно к входам и выходам блока памяти, вход блока управления является управляющим входом устройства, а выход подключен к управляющим входам коммутаторов, выход первого коммутатора подключен к входу дополнительного блока памяти, (Л выход которого соединен с первьм входом сумматора по модулю два, второй вход которого подключен к выходу второго коммутатора, выход сумматора по модулю два является вторым контрольным выходом устройства. ел со 4 д;

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК,.Я0„„1105 (д) G 11 С 29/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

00 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTOPCH0IV6f CBMQETEllbCTHV (21) 3594228/18-24 (22) 23. 05. 83 (46) 30.07.84. Вюл. N 28 (53) 681.327.6(088.8) (72) E.Ë. Полин, А.В. Дрозд, А.Г. Шипита, В.П. Карпенко, В.А. Минченко и В.Ф. Стручев (56) 1. Авторское свидетельство СССР

N- 809402, кл. 0 11 С 29/00, 1981.

2. Авторское свидетельство СССР

N 696545, кл. G 11 С 29/00, 1979 (прототип). (54) (57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

С САМОКОНТРОЛЕМ, содержащее блок памяти, входы которого являются информационными входами устройства, блок контроля, входы которого соединены с выходами блока памяти, а выход является первым контрольным выходом устройства, выходы блока памяти являются информационными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства,. в него введены первый н второй коммутаторы, блок .управления, дополнительный блок памяти и сумматор по модулю два, причем информационные входы первого и второго коммутаторов подключены соответственно к входам и выходам блока памяти, вход блока управления является управляющим входом устройства, а выход подключен к управляющим входам коммутаторов, выход первого коммутатора подключен к входу дополнительного блока памяти выход которого соединен с первым входом сумматора по модулю два, второй вход которого подключен к выходу второго коммутатора, выход сумматора по модулю два является вторым контрольным выходом устройства.

1105944

Изобретение относится к запоминающим- устройствам, в частности к запоминающим устройствам со встроенными аппаратными средствами контроля и отладки, и может быть использовано в качестве оперативной памяти 3ВМ.

Известно оперативное запоминающее устройство с самоконтролем, содержащее блок памяти, счетчик, регистр, схему сравнения, элемент ИЛИ, 10 блок управления, дешифратор, блок вентилей, мультиплексоры, блоки индикации (13.

Однако это устрЪйство ориентировано на использование определенных тес- 15 товых последовательностей и не позволяет локализовать неисправности по ошибкам, возникающим на произвольных псевдослучайных последовательностях. Это обстоятельство усложняет от- 20 ладку блока. памяти.

Известно запоминающее устройство с самоконтролем, содержащее блоки памяти, выходы которых подключены к первым входам соответствующих блоков контроля, блок формирования сигнала отказа, выходные и управляющие шины, блок задержки строба считывания и блоки поразрядного сравнения, входы которых подключены соответственно к вы-, хоДам блоков памяти, блоков контроля и блока задержки строба считываний, а выходы к выходным шинам и одним из входов блока формирования сигнала отказа, другие входы которого соеди35 иены с выходами блоков контроля, выходы блока формирования сигнала отказа подключены соответственно к вторым входам блоков контроля и одному иэ входов блока задержки строба считы40 вания, другой вход которого соединен с управляющей шиной P2 ).

Недостатком устройства является

его сложность.

Цель изобретения — упрощение устройства.

Указанная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее блок памяти, входы которого являются информационными входами устройства, блок контроля, входы которого соединены с вы-. ходами блока памяти, а выход является первым контрольным выходом устройства, выходы блока памяти являются информационными выходами -устройства, введены первый и второй коммутаторы, блок управления, дополнительный блок памяти и сумматор по модулю два, причем. информационные входы первого и второго коммутаторов подключены соответственно к входам и выходам блока памяти, вход блока управления является управляющим входом устройства, а выход подключен к управляющим входам коммутаторов, выход первого коммутатора подключен к входу дополнительного блока памяти, выход которого соединен с первым входом сумматора по модулю два, вто- рой вход которого подключен к выходу второго коммутатора, выход сумматора по модулю два является вторым контрольным выходом устройства.

На чертеже представлена структурная схема устройства.

Устройство содержит блок памяти 1, блок контроля 2, первый и второй коммутаторы 3 и 4, блок управления 5, дополнительный блок памяти 6 и сумматор 7 по модулю два.

Устройство работает следующим образом.

В блок памяти записывается псевдослучайная последовательность слов, включающая как информационные разряды, так и соответствующие им, вычисленные ранее, контрольные разряды, например по модулю 3. Считываемая изблока памяти 1 информация, поступает на выходы устройства, а также на входы блока контроля 2, сопоставляющего информационную и контрольную часть слов и вырабатывающего сигнал контроля у (Z - ""-1 при наличии ошибки).

В блоке управления 5, реализованном, например, в виде тумблерных переключателей, имеющих два положения "1" и "0", задается двоичный код

Этот код поступает на адресные входы первого и второго коммутаторов 3 и 4, выбирающих при этом сигналы с входа и выхода i --ro разряда блока памяти 1. С выхода первого коммутатора

3 сигнал заносится в одноразрядный дополнительный блок памяти 6, устроенный подобно части блока памяти 1, хранящей один разряд. С выхода второго коммутатора 4 и выхода дополнительного блока памяти 6 сигналы поступают на входы сумматора 7 по модулю два, вырабатывающего сигнал 1гпроверки j --го разряда блока памяти 1.

Заданием различных кодов на адрес-ные входы коммутаторов 3 и 4 опреде—

1105944

Составитель О. Кулаков

Редактор Т. Веселова Техред М.Надь

КорректорВ. Гирняк

Заказ 5605/41 Тираж 575

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4!5

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 ляются значения З. для всех разрядов блока памяти 1 (при многократном повторении псевдослучайной поаледовательности).

При этом, если зс1, то неисправными разрядами блока памяти 1 являются те, для которых Э =1. Если

X = О, а у= 1 хотя бы для одного разряда блока памяти 1, то неисправ= ным является дополнительный блок памяти 6.

Данное устройство позволяет локализовать неисправности с использованием для этой цели значительно меньшего обьема памяти, что ока. зывается важным в задачах обеспе.— чения эффективной локализации неисправностей при ограниченных затраю тах оборудования.