Запоминающее устройство

 

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО , содержащее генератор тактовых импульсов , первый выход которого соединен со счетным входом счетчика адресов считывания , адресные выходы которого подключены к одним из входов адресного блока, другие входы которого соединены с выходами счетчика адресов записи, блок управления , коммутаторы, группы сдвиговых регистров и группы накопителей, адресные входы которых подключены к выходам адресного блока, причем управляющие входы первых сдвиговых регистров групп соединены с первыми управляющими входами коммутаторов и прямым управляющим выходом счетчика адресов считывания, инверсный управляющий выход которого подклю . чен к управляющим входам вторых сдвиговых регистров групп и вторым управляющим входам коммутаторов, информационные входы которых соединены с одни.ми из выходов первого и второго сдвиговых регистров соответствующей группы, разрядные .входы которых подключены к выходам накопителей одноиме.иной группы, одни из входов олсжа управления соединены соответственно со вторым выходом генератора тактовы.х и п1ульсов, со входом и с выходами счетчика адресов записи, одни из выходов блока управления подключены соответственно к управляющим входам адресного блока, к управляюогим входам накопителей групп и к одним из входов синхронизации сдвиговых регистров групп, информационные входы первого и второго сдвиговых регистров каждой группы объединены и являются информационными входами устройства , первым управляюпи1м входом и информационными выходами которого являются соответствешю вход счетчика адресов записи Т выходы коммутаторов, отличающееся тем, что, с целью 11овыц1е1тя быстродействияустройства , в пего введены элемент И, первый и второй триггеры, первые входы которых соединены с третыгч ныхо дом генератора тактовых импульсИ, г -группы коммутаторов, первые и вторые хиравI ляющие входы которых полк.мочсчи, соответственно к прямому и к 1И11К-|(.-:1()Му уПся равляющим выходам счетчика адресов считывания , причем третьи управляющие входы всех коммутаторов соединены с управляющим входом адресного блока и первым входом элемента И, второй вход которого подключен к выходу второго триггера, другому входу блока управления и четвертым управляющим входам всех коммутаторов, выход первого триггера соединен со вторым входом второго триггера, третий вход и вы05 ход элемента И подключены соответственно к другому выходу блока управления и к другим входам синхронизации сдвиговых 01 регистров групн, другие выходы сдвиговых 00 регистров каждой группы toeдинeны с информационными входами коммутаторов одноименной группы, выходы которых подключены к информационным входам накопителей одноименной группы, кроме первого , информационный вход которого соединен с выходом соответствующего коммутатора , второй вход первого триггера является вторым управляющим входом устройства .

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1116458

3(59 G 11 С 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ,у

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

S, ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ,(21 3583179/18-24 (22 ) 20.04.83 (46) 30.09.84. Бюл. № 36 (72) 10. И. Буч и С. А. Бурнин (7i) Ленинградский ордена Ленина электротехнический институт им. В. И. Ульянова (Ленина) (53) 681.327 (088.8) (56) 1. Авторское свидетельство СССР № 758251, кл. G 11 С 9/00, 1978.

2. Авторское свидетельство СССР № 928407, кл. G 11 С 9/02, 1980 (прототип). (54) (57) ЗАПОМИНАЮЩЕЕ УСТРОЛСТВО, содержащее генератор тактовых импульсов, первый выход которого соединен со счетным входом счетчика адресов считывания, адресные выходы которого подключены к одним из входов адресного блока, другие входы которого соединены с выходами счетчика адресов записи, блок управления, коммутаторы, группы сдвиговых регистров и группы накопителей, адресные входы которых подключены к выходам адресного блока, причем управляющие входы первых сдвиговых регистров групп соединены с первыми управляющими входами коммутаторов и прямым управляющим выходом счетчика адресов считывания, инверсный управляющий выход которого подключен к управляющим входам вторых сдвиговых регистров групп и вторым управляющим входам коммутаторов, информационные входы которых соединены с одними из выходов первого и второго сдвиговых регистров соответствующей группы, разрядные .входы которых подключены к выходам накопителей одноименной группы, одни из

ВХОЛОВ с . I(>KB УПРаВЛЕНИЯ СОЕДИНЕНЫ СООтветственно со вторым выходом генератора тактовых импу IhcoB, со входом и с Bblxo ами счетчика адресов записи, одни из выходов блока управления подключены соответственно к управляющим входам адресного блока, к управля1огцим входам накопителей групп и к одним из входов сННхроННзации сдвиговых регистров групп, информационные входы первого и второго сдвиговых регистров каждой группы объединены и являются информационными входами устройства, первым управляющим входом и информационными выходами которого являются соответственно вход счетчика адресов записи и выхолы коммутаторов, отличаюи1ееся тем, что, с целью повышения быстродействия устройства, в него внслены элемент И, первый и второй триггеры, первые входы которых соелинены с третьи выхо лом генератора тактовых импульс II u- I ðóHпы коммутаторов, первые и вторы8 ) йравЛяЮСцИЕ ВХО;«» КОтОрЫХ ПОЛК. К1Чсн;Ч СООт- 3 ветствеHHQ к прямому и h нн сер пслу управляющим выхолам счетчика llлресов считывания, причем третьи управлякпцне Входы всеx коммхтаторов соединены с управ- Ч ляющим вхолом алресного блока и первым входом элемента И, второй вход которого Я подключен к выходу второго триггера, другому входу блока управления и четвертым управляюгцим входам всех коммутаторов, выев ход первого триггера соединен со вторым входом второго триггера, третий вход и выход элемента И подключены соответственно к другому выходу блока управления и к другим входам синхронизации сдвигoBblx регистров групп. лругие выходы сдвигoBblx регистров кажлой группы соединены с HHформационными вхолами коммутаторов одноименной группы, Bblxo;jbl которых подключены к информационным входам накопителей одноименной группы, кроме пер- ф вого, информационный Bxol, которого соединен с выходом соответствующего коммутатора, второй вхол первого триггера является вторым управляющим вхолом устройства.

1116458

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при построении оперативных запоминающих устройств (ОЗУ) с большой частотой выборки и записи информации, например

ОЗУ, работающих в телевизионном режиме формирования изображения.

Известно запом инающее устройство, содержащее накопитель, счетчик адресов, элементы ИЛИ, через которые осуществляется коммутация адресов записи и считывания, счетчик разрядов, регистр, выходные элементы И, блок управления (1).

Недостатком этого устройства является снижение быстродействия с увеличением разрядности входной информации.

Наиболее близким к данному изобретению является запоминающее устройство, содержащее синхронизатор, соединенный с первым входом блока управления и счет- 20 ным входом счетчика адреса считывания, счетчик адреса записи„ счетный вход которого, а также второй вход блока управления подключены к шине управления поэлементной записи, а выходы соединены с соответствующими входами блока управлсния и п коммутаторами адресации, подключенными также к выходам счетчика адреса считывания и к первому выходу блока управления, входные и выходные информационные шины, группы накопителей, каж- 30 дая из которых содержит п накопителей, два п-разрядных сдвиговых регистра и коммутатор, причем входы записи накопителей соеди нены с соответствующим и п выходами блока управления, адресные входы соединены с выходами соответствующих коммутаторов адресации, разрядные входы обоих регистров подключены к информационным выходам соответствуюн»и; накопителей, а первый и второй входы синхронизации подключены ко второму и третьему выходам 40 блока управления; информационные входы коммутатора подключены к выходам и-го разряда обоих регистров, два управляющих входа коммутатора, а также входы выбора режима первого и второго регистров подключены к одному из выходов и инверсно- 4 му выходу счетчика адреса считывания соответственно, а выход коммутатора соединен с соответствующей выходной информационной шиной (2).

Недостатком данного устройства является низкое быстродействие в режиме записи, поскольку устройство не обеспечивает запись информации с такой же скоростью, как осуществляется считывание, т. е. в телевизионном режиме формирования изображения. В данном устройстве для записи 55 кадра изображения требуется значительно больше времени, чем время кадровой развертки.

Целью изобретения является повышение быстродействия устройства в режиме записи.

Поставленная цель достигается тем, что в запоминающее устройство, содержащее генератор тактовых импульсов, первый выход которого соединен со счетным входом счетчика адресов считывания, адресные выходы которого подключены к одним из входов адресного блока, другие входы которого соединены с выходами счетчика адресов записи, олок управления, коммутаторы, группы сдвиговых регистров и группы пако пителей, адресные входы которых подключены к выходам адресного бока, причем управляющие входы первых сдвиговых регистров групп соединены с первыми управляющими входами коммутаторов и прямым управляющим выходом счетчика адресов считывания, инверсный управляюгций выход которого подключен к управляющим входам вторых сдвиговых регистров групп и вторым управляющим входам коммутаторов, информационные входы которых соединены с одними из выходов первого и второго сдвиговых регистров соответствующей группы, разрядныс входы которых подключены к выходам накопителей одноименной группы, одни из входов блока управления соединены соответственно со вторым выходом генератора тактовых импульсов, со входом и с выходами счетчика адресов записи, одни из выходов блока управления подключены соответственно к управляющим входам адресного блока, к управляющим входам накопителей групп, к одним из входов синхронизации сдвиговых регистров групп, информационные входы первого и второго сдвиговых регистров каждой группы объединены и являются информационными входами устройства, первым управляющим входом и информационными выходами которого являются соответственно вход счетчика адресов записи и выходы коммутаторов, введены элемент И, первый и второй триггеры, первые входы которых соединены с третьим выходом генератора тактовых импульсов, и группы коммутаоров, первые и вторые управляющие входы которые подключены соответственно к прямому и к инверсному управляк»шим выходам счетчика адресов считывания, причем третьи управляющие входы всех коммутаторов соединены с управляющим входом адресного блока и первым входом элемента И, второй вход которого подключен к выходу второго триггера, другому входу блоKd управления и четвертым управляющим входам всех коммутаторов, выход первого триггера соединен со вторым входом второго триггера, третий вход и выход элемента И подключены соответственно к другому выходу блока управления и к другим входам

1116458 синхронизации сдвиговых регистров групп, другие выходы сдвиговых регистров каждой группы соединены с информационными входами коммутаторов одноименной группы, .выходы которых подключены к информационным входам накопителей одноименной группы, кроме первого, информационный вход которого соединен с выходом соответствующего коммутатора, второй вход первого триггера является вторым управляющим входом устройства.

На фиг. представлена структурная схема предложенного устройства; на фиг. 2 и фиг. 3 — функциональные схемы наиболее предпочтительных вариантов реализации блока управления и коммутаторов соответственно; на фиг. 4 — временные диаграммы, поясняющие работу устройства.

Устройство содержит (фиг. 1) генератор

1 тактовых импульсов, блок 2 управления, счетчик 3 адресов считывания, счетчик 4 адреса записи, адресный блок 5, группы 6»вЂ” бк (где к — число разрядов входной информации! накопителей 7, — 7„ (где п — целое число), группы сдвиговых регистров 8 и 9, коммутаторы 10,, группы коммутаторов 10,—

10,.На фиг. 1 обозначены информационные входы 11» — l lк и выходь» 12» — 12„устройства.

Устройство содержит также элемент И 13 первый 14 и второй 15 триггеры, управляющие входы 16 и 7.

Блок управления (фиг. 2) содержит счетчик !8, формирователи !9 — 22 сигналов с первого по четвертый и дешифратор-мультиплексор 23.

Каждый из коммутаторов 1Π— -10»» содержит (фиг. 3) элемент ИЛИ 24, элемент

HE 25, элементы И 26 — -29, элемент ИЛИ 30.

На фиг. 1 обозначены также первые 31 и вторые 32 входы синхронизации и управляющие входы 33 регистров 8 и 9.

На фиг. 4 показаны сигналы а на входе

16; сигналы б, в на входах 33; сигналы г, д на входах 31 и 32 соответственно; информационные сигналы е, ж, записываемые в регистры 8 и 9 соответственно из накопителей

7» — 7„; сигналы з на выходе 12,, сигналы и обращения к устройству, сигналы записи к на управляющих входах накопителей 7» — 7п информационные сигналы л на входе 11>, информационные сигналы м и и, продвигающиеся в регистрах 8 и О соответственно, сигналы о на выходах регистров 8 и 9, импульсы записи и с циклом обращения Тц, формируемые дешифратором-мультиплексором 23 в режиме покадровой записи.

Устройство работает следу»ощим образом.

Режим считывания. В режиме считывания обращение производится ко всем накопителям 7,— — 7„каждой группы 6;6„(фиг. 1).

Поскольку все группы накопителей работают идентично, далее рассматривается ра1-"

40 д5

5 (бота одной группы, например, первого разряда. Адреса считывания поступают на адресные входы накопителей 7, — 7»1 через блок 5 и задаются счетчиком 3. Схема кодов счетчика 3 производится синхронно с разверткой телевизионного индикатора (на фиг. 1 не показан). Для этого генератор 1 формирует тактовые импульсы, поступающие на счетный вход счетчика 3, с периодом, ра вны м длительности цикл а об ра щения, а также импульсы строчной и кадровой синхронизации телевизионного датчика (на фиг. 1 не показан). С выходов накопителей 7, — 7„информация поступает на входы регистров 8, 9. По сигналу из блока 2, поступающему в каждом цикле через элемент И 13 на входы 31 регистров 8, 9, эта информация — первые разряды соседних по строке элементов изображения — переписывается в один из регистров, например регистр 8, в зависимости от сигнала выбора режима на входах 33. Во время этого же цикла обращений с выхода другого регистра, например, регистра 9, через коммутатор 10, информация, записанная в этот регистр 9 в предыдущем цикле обращения, выталкивается на выход 12;. Продвижение этой информации по регистру 9 осуществляется импульсами, поступающими из блока

2 на вход 32 регистра 9 с периодом следования, равным Тц/ п (фиг. 4 д). В течение следующего цикла обращения осуществляется вывод информации, записанной в регистре 8, и запись из накопителей 7 — 7„в регистр 9. З,алее происходит поочередная работа обоих регистров 8, 9 на запись информации из накопителей 7, — 7„и считывание ее путем сдвига. Предположим, выво,j»»TcH, например, информация о соседних по строке токах растра: 110100100 ..., причем п = 4. В момент времени»„в первый регистр 8 записывается из накопителей 7,—

7», код 1101 (фиг. 4 е). B момент времени

t> происходит переключение работы регистра 8 в режим сдвига записанной информации (фиг. 4 б) и подключение через коммутатор 10» его выхода четвертого разряда к выходу 12,. В течение времени от t z до t осуществляется сдвиг информации, записанной в регистр 8 (фиг. 4 е) и на выходе

12, (фиг. 4 з) формируется код 1101. В момент времени t при очередном обращении к накопителям 7, — 7» в регистр 9 записывается код следующих четырех точек растра — 0010 и в течение времени от t» до осуществляется ее сдвиг в регистре 9 (фиг. 4 ж) и вывод через коммутатор 10» на выход !2< (фиг. 4 з!.

Режим поэлементной записи. В каждом

cëó÷àå после окончания вывода информации из регистра 9 (или 8) на его выходах устанавливается потенциал, соответствующий значению кода на входе 11»», в данном случае—

«О». Это используется в режиме поэлемент1116458 ной записи информации от медленно сканирующих датчиков (на фиг. 1 не показаны)

По сигналу (фиг. 4 а), поступающему на вход 16 блока 2 и счетный вход счетчика 4, в последенем устанавливается очередной адрес. Во время очередного цикла считывания (первого после сигнала на входе 16), в блоке 2 с помощью формирователя 22 (фиг. 2) формируется одиночный импульс дл ител ьностью в один цикл обращения (фиг. 4 и). Этим импульсом переключается блок 5 и на адресные входы накопителей

71 — — 74 выставляется очередной адрес записываемой информации. Так же во время этого сигнала дешифратор-мультиплексор 23 формирует импульс, поступающий на вход одного из накопителей 71 — 74 (фиг. 4 к). Выбор накопителей 7, — 7„определяется кодом младших разрядов счетчика 4, поступающим на входы дешифратора-мультиплексора 23. В этом же цикле блокируется прохождение через элемент И 13 сигнала на входы 31 вследствие чего записи информации в регистр 9 (в данном случае) с выходов накопителей 7 — 7„не происходит.

Поскольку на всех выходах регистра 9 к моменту времени (фиг. 4 ж) устанавливается потенциал «О», соответствующий информации на входе 11, то этот «О» и записывается в соответствующий из накопителей 7, — 7,. На время записи блокируетвя и вывод информации 1001 через коммутатор 10 на вы ход 12> .

Режим покадровой записи. В режиме записи кадра изображения, когда информация на входах l l — lк меняется синхронно с телевизионной разверткой, устройство работает следующим образом. По сигналу, приходящему на вход 17, переключается триггер 14, который возвращается в исходное состояние кадровым синхроимпульсом, поступающим с третьего выхода генератора l. От заднего фронта сформированного триггеров 14 импульса переключается триггер 15, который возвращается в исходное состояние следующим кадровым синхроимпульсом, поступающим также оТ генератора 1. Таким образом,.триггер 15 формирует импульс длительностью в один кадр, поступающий на дешифратор-мультиплексор

23, на всех выходах которого за время этого кадра формируются в каждом цикле обращения импульсы записи (фиг. 4 и), поступающие на управляющие входы всех накопителей 7 — 7„. При этом адреса накопителей 7 — 7 задаются счетчиком 3.

Предположим, например, на вход 11 поступает следующая информация с соседних по строке элементах изображения

110100101001 (фиг. 4 л). Во время поступления первых четырех разрядов информации (1101) регистр 8 устанавливается в режим сдвига и информация, поступающая на его вход. со входа 11, продвигается по регистру 8 (фиг. 4 м). К началу следующего цикла обращения (записи) на выходах регистра 8 устанавливается поступившая ранее со входа 1 информация, которая и записывается в накопители 7, — 7 . Во время этого же цикла на выходах регистра 9 устанавливается следующая «четверка» чисел0010 (фиг. 4 к), которая в последующем цикле, во время которого в регистр 8 заносится следующая информация (1001), записывается в накопители 7i — 74. Временные диаграммы сигналов, поступающих с регистров 8 и 9 через коммутаторы 101 — 104 на информационные входы накопителей 7,—

30 74, представлены на фиг. 4 о. Управляющие сигналы на коммутаторы 101 — 104 поступают со счетчика 3 и григгера 15. Таким образом, в режиме покадровой записи осуществляется поочередная запись в регистры 8 и 9 информации о соседних по строке точках растра с последующей параллельной перезаписью в накопители 7, — 7„.

В сравнении с известным устройством предложенное обладает большим быстродействием в режиме записи, что позволяет

40 расширить область его применения и использовать в качестве датчика информаш.и стандартные телевизионные гатчики.

2k

11!6458

Составитель Т. Зайцева

Редактор С. Тимохина Техред И. Верес Корректор О., 1i гоняя

Заказ 6935/40 Тираж 574 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал Г1ПП «Г1атент», г. Ужгород, ул. Проектная, 4