Запоминающее устройство с сохранением информации при отключении питания
ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С СОХРАНЕНИЕМ ИНФОРМАЦИИ ПРИ ОТКЛЮЧЕНИИ ПИТАНИЯ, содержащее накопитель, элемент развязки, пороговый элемент, переключатели и резервный источник питания, выход которого подключен ко входу питапия накопителя, первым входам переключателей и одному из выводов элемента развязки, другой вывод которого соединен с выходом основного источника питания и входом порогового э.чсмента , выходы первого и второго переключателей соединепы соответствепно со входом блокировки и со входом считывания/записи накопителя, второй вход второго переключателя является первым управляющим входом устройства, адресный и пнформационпьп входы и выход накопителя являются соответственно адресным п информационным входами п информационным выходом устройства, отличающееся тем, что, с целью повыщения надежности устройства, оно содержит элемент задержки и элемент И, причем вход элемепта задержки подключен к выходу порогового элемента и к первому входу элемента И, второй вход которого подключен к выходу элемента ш (Л задержки, выход элемента И подключен к управляющим входам переключателей, второй вход первого переключателя является вторым управляющи.ч входом устройства. WoО5 4 О)
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
G 11 С 29/00
ОПИСАНИЕ ИЗОБРЕТЕНИ
К А BTOPCHOMV СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 3592765/18-24 (22) 19.05. 83 (46) 30.09.84. Бюл. № 36 (72) В. Г. Климкович, С. А. Арефьев, В. Н. Ратников и В. 3. Целуйко (53) 681.327.6 (088.8)
1. Авторское свидетельство СССР № 807388, .кл. G 11 С 11/34, 1981.
2. Патент США № 3859638, кл. G 11 С 5/00, опублик. 1975 (прототип) (54) (57) ЗАПОМИНАЮШЕЕ УСТРОЙСТВО С СОХРАНЕНИЕМ ИНФОРМАЦИИ
Г1РИ ОТКЛЮЧЕНИИ ПИТАНИЯ, содержащее накопитель, элемент развязки, пороговый элемент, переключатели и резервный источник питания, выход которого подключен ко входу питания накопителя, первым входам переключателей и одному из выводов элемента развязки, другой вывод которого соединен с выходом основного
„„30„„1116461 А источника питания и входом порогового элемента, выходы первого и второго переключателей соединены соответственно со входом блокировки и со входом считывания/записи накопителя, второй вход второго псреключателя является первым управляloщим входом устройства, адресный и информационный входы и выход накопителя являются соответственно адресным и информационным входами и информационным выходом устройства, отличаюи<ееся тем, что, с целью повышения надежности устройства, оно содержит элемент задержки и элемент
И, причем вход элемента задержки подключен к выходу порогового элемента и к первому входу элемента И, второй вход которого подключен к выходу элемента задержки, выход элемента И подключен к управляющим входам переключателей, второй вход первого переключателя является
BTopblì у пра Вл яю и(им Входом устройства .
lll646l
Изоорстсние относится к запоминающим х ст 1)01!стВВ м !1 может Оь!ть испО. ьзОВа но В различных системах управления, в которыхх за1ю ми на ющис устройства с сохранением информации при отключении пита11ия используются в качестве постоянных зàII()xiинdloùèx устройств, т. е. в которых требуется надежное сохранение накоплен«ной информации В режиме считывания и
X Pс1I1ЕНИ и.
Известно запоминающее устройство с сохранением информации при отключении питания, ixUt,åðæàlöåå накопитель, блок соНряжения, резервный источник питания,. разделительные элементы 111.
Однако известное устройство не обеспечив IcT надежное сохранение накопленной информации в момент включения и отключения основного источника питания.
Наиболее близким к предлагаемому является запоминающее устройство с резервным источником питания, содержащее мат.рицу памяти, вход питания которой подключен к резервному источнику питания непосредственно и к вводу основного источника питания †- через диод, блок сопряжения, через который адресные и информа1ц1онные входы и информационные выходы матрицы памяти подключены к соотВетствую1цим шинам устройства, детектор падения напряжения, вход которого подкл1очен к Вводу основного источника питания, переключатели, выходы которых подключены соответственно к входам блокировки и считывания записи матрицы памяти, а первые коммутируемые входы — к резервному источнику питания, при этом второй коммутируемый вход второго переключателя через блок сопряжения подключен к первой управляющей шине устройстВ а 12 .
1 !
Недостаток этого устройства заключается в том, что при включении основного источника питания не обеспечивается на-. дежное сохранение накопленной информации, так как разблокировка накопителя происходит при достижении напряжения на выходе основного источника питания порогоВого уровня (который заведомо ниже номинального), а переходные процессы в схеме, как правило, еще некоторое время имеют место. Кроме того, в данном устройстве невозможно использовать накопитель, iioстроенный на интегральных полуг1роводниковых запоминающих элементах КМДПструктур, так как для них необходимо соблюдать определенную последовательность включения входных сигналов и недопустимо постоянное присутствие разрешающего сигнала на входе блокировки накопителя.
1(ель изобретения — повышение надежности устройства. тания подключен к входу питания накопителя 1, первым входам первого 8 и второго
9 перекл!Очателей и одному из выводов элемента 3 развязки, другой вывод которого соединен с выходом 10 основного источника питания и входом порогового элемента 5, выход которого подключен ко входу элемента 6 задержки и к первому входу элемента И 7. Выход элемента 6 задержки подключается ко второму входу элемента И 7, выход которого подключен к управляющим входам первого 8 и второго 9 переключателей. Выходы первого 8 и второго 9 переключателей соединены соответственно со входом блокировки и со входом считывания/записи накопителя 1.
Устройство работает следующим образом.
Пороговый элемент 5 содержит стабилитрон, напряжение стабилизации которого определяет уровень срабатывания порогового элемента.
Если напряжение основного источника питания ниже уровня срабатывания поро55
Поставленная цель достигается тем, что в запоминающее устройство с сохранением информации при отключении питания, содержащее накопитель, элемент развязки, пороговый элемент, переключатели и резервный источник питания, выход которого подключен ко входу питания накопителя, первым входам переключателей и одному из выводов элемента развязки, другой вывод
lO которого соединен с выходом основного источника питания и входом порогового элемента, выходы первого и второго переключателей соединены соответственно со входом блокировки и со входом считывания/записи накопителя, второй вход второго переключателя является первым управляющим входом устройства, адресный и информационный входы и выход накопителя являются соответственно адресным и информационным входами и информационным выходом устройствам, введены элемент задержки и элемент И, причем вход элемента задержки подключен к выходу порогового элемента и к первому входу элемента И, второй вход которого подключен к выходу элемента задержки, выход элемента И подключен к управляющим входам переключателей, второй вход первого переключателя является вторым управляющим входом устройства.
На чертеже приведена схема предлагаемого устройства.
Схема содержит накопитель 1, резервный источник 2 питания, элемент 3 развязки, первую управляющу1О шину 4, пороговый элемент 5, элемент 6 задержки, элемент И 7, первый 8 и второй 9 переключатели, Выход
10 основного источника питания, адресную
11, вторую управляющую !2, входную 13 и
35 выходную 14 информационные шины устройства. Выход резервного источника 2 гш11 1646!
Составитель О. Кулаков
Редактор С. Тимохина Техред И. Верес Корректор О. Луговая
Заказ 6935/40 Тираж 574 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий! 13035, Москва, ж — 35, Раушская наб., д. 4/5
Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4! ОЕ)ОГО Э, 1(Xf (IIT<3 <), .СИ Гf! Переключатели 8 и 9 Ври этом коммутируют на входы олокировки и считывания/записи накопителя 1 сигнал высокого уровня «1» с резервного источника 2 питания. Накопитель 1 находится В режиме минимального потребления тока в цепи питания и обра(ценис к нему заблокировано. При достижении напряжения на выходе 10 основного источника питания уровня, при котором срабатывает пороговый элемент 5, на выходе последнего вырабатывается сигнал высокого уровня «1», который поступает на вход элемента 6 задср>кк)3 и иервый BxOJ, элемента И 7. Благодаря наlHчию элемента 6 задержки сигнал запрета низкого уровня «О» продолжает присутствовать на Втором входе элемента И 7, с выхода которого поступает на управляющие входы переключателей 8 и 9, удерживая последние в выключенном состоянии. Время задержки выбирается таким образом, чтобы в схеме успели закончиться все переходные процессы. По окончании работы элемента 6 задержки на его выходе появляется сигнал высокого уровня «1», который через элемент И 7 поступает на управляющие входы переключателей 8 и 9. Переключатели 8 и 9 переводятся во вкл)очснное состояние комм ) Tltp> При этом на шине 4 постоянно присутствуе: сигнал высокого уровня «1», который чсрсз нсрсклк>ч;!тель H(>(. п H с; Е>хо;1 Iт IIH()за HHBB 31
Разо 10KHPo!3KH 3303Ko! o <>POIIIIH H H(()()x0 IH. Мой Д1ИТ(.,1ЬI)ОСТИ, ИОСТМПИВН!ИИ H C<3>XIOI3PO3t3B01hf3O3 0 313МС!3(. HHH Iflfg)OPXI 11PH ИС110 1 ЬЗОВа НИ!! Е) К<1 Ч(. (ТВ(. Xl Отличие сОстОит В том. чTO исp(. . т H()(:T) 3),1åíèåì сигнала разблокнровки на Нор13У3о У и раВ ч яю)цуK) и! )И1>> 4 If 0;3<3(T(. я «HI I t I считыВаниЯ/Записи ниЗкОГО х рОВИЯ H(.(>бхi) 5 димой длительности. Г1ри отключении (13счсзно1)сни)3) 0
Сигнал запрета низкого уровня с выхода порогового элемента 5, минуя элсме)!Г 6 задержки, через элем HT И 7 поступает II;! управг!я)он(13с входы исрсклк>чатслсй 8 и (1, запрещая обра)цсHH(. к накони Гсл)о 1. Т xHHKo-экон(>)1ичсско(H pcимущсстн> предлагаемого устройств» ио сравнению с 35 известным заключается в том, что îíî б(>лсе надежно сохраняет информа)еию в момент включения основного источника питания.
