Асинхронный регистр сдвига

 

АСИНХРОННЫЙ РЕГИСТР СДВИГА, содержащий ячейки памяти, каждая из которых состоит из четырех элемен- , трв И-НЕ, причем первые входы первого и второго элементов И-НЕ первой ячейки памяти являются информационными входами регистра,а первые входы ее третьего и четвертого элементов И-НЕ - первым управляющим входом регистра, выход третьего элемента И-НЕ каждой ячейки соединен с вторыми входами ее первого и второго элементов И-НЕ, выходы которых соединены перекрестными связями с их третьими входами, выходы первого и второго элементов И-НЕ последней ячей Ки являются информационными выходами регистра, а выход ее четвертого элемента И-НЕ - первым управляющим выходом регистра, первые входы первого и второго элементов И-НЕ -и ячейки памяти соединены с выходами первого и второго элементов И-НЕ

СОЮЗ СОВЕТСКИХ

CNNV

РЕСОУБЛИК.„ЯО„„И 17712

31511 6 11 С 19/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

00 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ :

ОПИСАНИЕ ИЗОБРЕТЕНИ

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (21) 3440744/24-24 (22) 19.05.82 (46) 07. 10.84. Бюл. Р 37 (72) Б.С. Цирлин (71) Институт социально-экономических проблем АН СССР (53) 681.327.66(088.8) (56) 1. Авторское свидетельство СССР

У 374663, кл. g 11 С 19/00, 1973.

2. Авторское свидетельство СССР 11» 728161, кл. Cj 11 С 19/00» 1980 (прототип). (54)(57) АСИНХРОННЫЙ РЕГИСТР СДВИГА содержащий ячейки памяти, каждая из которых состоит из четырех элементов И-НЕ, причем первые входы первого и второго элементов И-НЕ.пер- . вой ячейки памяти являются информационными. входами регистра, а первые входы ее третьего и четвертого элементов И-НŠ— первым управляющим входом регистра, выход третьего элемента И-НЕ каждой ячейки соединен с вторыми входами ее первого и второго элементов И-НЕ, выходы которых сое" динены перекрестными связями с их третьими входами, выходы первого и второго элементов И-НЕ последней ячей" .ки памяТи являются информационными выходами регистра, а выход ее четвертого элемента И-НŠ— первым управляющим выходом регистра, первые входы первого и второго элементов И-НЕ 1 -й ячейки памяти соединены с выходами первого и второго элементов И-HE (<-1)-й ячейки памяти (1 а 1 c n » 11 разрядность f регистра), первые входы третьего и четвертого элементов

И-НЕ j -й ячейки памяти соединены с выходом четвертого элемента И-НЕ (1 --1)-й ячейки памяти, а второй вход четвертого элемента И-HE 1 -й ячейки памяти соединен с выходом четвертого элемента И-HE (1 +1)-й ячейки памяти, при этом выход четвертого элемента И-НЕ первой ячейки памяти является вторым управляющим выходом регистра, а второй вход четвертого элемента И-НЕ последней ячейки памяти — вторым управляющим входом регистра, о т.л и ч а ю щ и йс я тем, что, с целью упрощения асинхронного регистра сдвига, в нем каждая ячейка памяти содержит пятый и шестой элементы И-НЕ, причем входы пятого элемента И-НЕ каждой ячейки соединены с выходами ее первого и второго элементов И-НЕ, а выход этого элемента — с третьим и первым входами соответственно четвертого и шестого элементов И-НЕ данной ячейки памяти, выход шестого элемента

И-НЕ 1 -й ячейки памяти соединен с вторыми входами третьего элемента

И-HE q -й ячейки памяти и шестого элемента И-НЕ (i-1)-й: ячейки памяти, второй вход шестого элемента И-НЕ

4-й ячейки памяти соединен с выходом шестого элемента И-НЕ (1 +1)-й ячейки памяти, при этом выход шестого элемента И-НЕ первой ячейки памяти является третьим управляющим выходом регистра, а второй вход шестого элемента И-НЕ последней ячейки памяти - третьим управляющим входом регистра.

20

1 1

Изобретение относится к автоматике и вычислительной технике.

Известен асинхронный регистр сдви

ra, содержащий ачейки памяти, каждая из которых выполнена по схеме трехстабильноцо триггера на трех элементах И-HR, причем два выхода трехстабильного триггера каждой ячейки соединены с двумя входами трехстабильного триггера следующей ячейки, а третий выход — с третьим входом трехстабильного триггера предыдущей ячейки (1) .

Однако. достоверность функционирования регистра обеспечивается только при определенном соотношении задержек его элементов, что снижает надежность регистра, Наиболее близким к изобретению по технической сущности является асинхронный регистр сдвига, содержащий .ячейки памяти, каждая из которых состоит из четырех элементов И-HF, первый, второй и третий из которых образуют трехстабильный тРиггер, причем первые входы первого и второго элементов И-НЕ первой ячейки памяти являются информационными входами регистра, а первые входы третье. го и четвертого элементов И-НЕ— управляющим входом perHcipa, выходы первого и второго элементов И-НЕ последней ячейки йамяти являются информационными выходами регистра, а выход четвертого элемента И-НŠ— управляющим выходом регистра, первые входы первого и второго элементов

В

И-НЕ -й ячейки памяти соединены с выходами первого и второго элементов

И-НЕ (i-1)-йr ячейки памяти, где

1 & i 6 q, n — разрядность регистра, а первый вход третьего и четвертого элементов И-НЕ: -й ячейки памяти соединен с выходом четвертого элемента И-HE (-1)-й ячейки памяти, выход третьего элемента И-НЕ каждой ячейки памяти соединен с вторым входом ее четвертого элемента И-НЕ, два входа первого и второго элементов И-НЕ < -й ячейки и третий .вход ее четвертого элемента И-HE соединены соответственно с выходами первого, второго и четвертого элементов И-HE (< +1)-й ячейки памяти, а четвертый

8 пятый входы четвертого элемента

И-НЕ -й ячейки памяти — с выхода:ми первогои второго элементов И-НЕ (+2)-й ячейки памяти. Регистр обладает высокой. надежностью, обеспе117712 Ъ чиваемой достоверным функционированием регистра прилюбых величинах задержек его элементов (2).

Недостатком известного устройства является избыточность оборудования, ведущая к усложнению регистра.

Цель изобретения — упрощение асинхронного регистра сдвига.

С этой целью в асинхронном регистре сдвига, содержащем ячейки памяти, каждая из которых состоит из четырех элементов И-НЕ, причем первые входы первого и второго элементов И-НЕ первой ячейки памяти являются информационными входами регистра, а первые входы ее третьего и четвертого элементов И-НŠ— первым управляющим входом регистра, выход третье

ro элемента И-НЕ каждой ячейки соединен с вторыми входами ее первого и второго элементов И-НЕ, выходы которых соединены перекрестными связями с их третьими входами

А

t выходы первого и второго элементов

И-HE последней ячейки памяти являются информационными выходами регистра, а выход ее четвертого элемента

И-НŠ— первым управляющим выходом регистра, первые входы первого и

30 второго элементов И-НЕ -й ячейки памяти соединены с выходами первого и второго элементов И-НЕ (-1)-й ячейки памяти (1 < < 0, П разрядность регистра), первые входы третьего и четвертого элементов

И-НЕ -й ячейки памяти соединены с выходом четвертого элемента И-НЕ (1 -1)-й ячейки памяти, а второй вход четвертого элемента И-HE 1 -й ячейки памяти соединен с выходом

40 четвертого элемента И-НЕ (+1) -й ячейки памяти, при этом выход четвертого элемента И-НЕ первой ячейки памяти является вторым управляющим выходом регистра, а второй

45 вход четвертого элемента И-HE последней ячейки, памяти — вторым управляющим входом регистра, каждая ячейка памяти содержит пятый и шестой элементы И-НЕ, причем входы пятого элемента И-НЕ каждой ячейки соединены с выходами ее первого и второго элементов И-НЕ,a выход этого элемента — с третьим и первым входами соответственно четвертого и шестого элементов И-HE данной ячейки памяти, выход шестого элемента И-НЕ

- >-й ячейки памяти соединен с вторыми входами третьего элемента И-НЕ

3 11!7 -й ячейки памяти и шестого элеменФ та И-НЕ.(1.-1)-й ячейки памяти, второй вход шестого элемента И-НЕ j -й ячейки памяти соединен с выходом шестого элемента И-НЕ (i+1)-й ячейки

5 памяти, при этом выход шестого элемента И-HE первой ячейки памяти является третьим управляющим выходом регистра, а второй вход шестого элемента И-HE последней ячейки памятитретьим управляющим, входом регистра.

На фиг. 1 приведена схема, предлагаемого регистра; на фиг.2 — временная диаграмма его работы; на фиг.3пример подключения предлагаемого регистра к источнику и приемнику информации, работающим в резиме "эапросответ".

Асинхронный регистр сдвига содержит ячейки 1 памяти, каждая из которых имеет первый 2, второй 3, третий

4, четвертый 5, .пятый 6 и.шестой 7, элементы И-HE. Первые входы элементов

И-НЕ 2 и 3 являются информационными входами 8 и 9 ячейки 1, а выходы этих элементов — ее информационными выходами 10 и 11. Первые входы элементов И-НЕ 4 и 5 являются первым управляющим входом 12 ячейки 1, выход эле- З мента И-НЕ 5 — ее первым управляющим выходом 13. Выход элемента И"НЕ 4 соединен с вторыми входами элементов

И-НЕ 2 и 3, выходы которых соединены с третьими входами друг друга и 35 входами; элемента И-HE 6, выход которого соединен с третьим входом элемента И-НЕ 5 .и первым входом элемента И-НЕ 7, выход которого соединен с вторым входом элемента И-HE 4 1!. ув- 4б ляется вторым управляющим выходом 14 ячейки 1. Вторые входы элементов И-НЕ 7 и 5 являются третьим 15 и BTopbM 16 управляющимивходами ячейки 1. Входи 8, 9 и 12 j --й ячейки 1 ©5 соединены соответственно с выхода» ми tO, t1 и. 13 (i -!)-й ячейки 1, а входы 15 и 16 q -й ячейки 1 - с выходами 13 и 14 соответственно (<.+1)-й ячейки 1. Информационные 50

8 и 9 и первый управляющий 12 входы первой ячейки 1 регистра являются его. информационными 17 и 18 и первым управляющим 19 входами, а информационные 10 и, 11 и управляющий 13 (первый) 55 выходы последней ячейки регистра являются его информационниаи 20 и 21 р первым управляющим 22,выходами.Перl

7t2 4 abN 13 и второй 14 управляющие выходы первой ячейки регистра являются

его вторым 24 и третьим 23 управляюприми выходами, а третий 15 и второй 16 управляющие входы последней ячейки. регистра являются его третьим

25 и вторым 26 управляющими входами.

Асинхронный регистр работает следующим образом.

При наличии значения "1" на всех .,входах ячейки 1 последняя мошет. нахо диться в одном из следующих трех устойчивых состояний (значения,.на sinoдах элементов 2,3,4,5,6,7 ячейки 1):

"110101" — информация в ячейке стер,та, "101010" и "011010" - в ячейке записана информация, причем, если для четных ячеек одно из этих двух состояний соответствует единице, а второе нулю, то для нечетныхнаоборот.

Запись информации в 1 -ю ячейку 1 начинается в результате поступления с выхода элемента И-НЕ 5 (i --1)-й ячейки 1 через ее выход 13 на вход

12 4 -й ячейки 1 и далее на вход ее элемента И-НЕ 4 значения "0", иэ-эа чего на выходе этого элемента появляется значение "!". После этого на выходе одного as элементов И-HE 2 или

j-й ячейки 1 устанавливается значение "0",. затем на выходе ее элемен- .

1а И-НЕ 6 — значение "t " и, маконец, на выходе ее элемента И-НЕ 7. значение "0", если при этом на входе 15 этой ячейки такие имеется значение "!", куда это значение поступает с выхода элемента И-НЕ 7 (i +7)-й ячейки 1 через ее выход 14.

Таким образом 1-я ячейка 1 переходит из состояния "110101" в состояние

"101110" или "011110".

После этого, в результате поступления значения ".0" с выхода элемента

И-НЕ 7 i -й ячейки 1 через ее выход

14 на вход 15 (ю -1)-й ячейки 1, в последней происходит стирание информации.При этом сначала устанавливается значение "1" на выходе эле :мента И-НЕ 7 (j -1)-й ячейки 1, за;тем значение "0" на выходе ее элемента И-НЕ 4, далее на выходах обоих элементов И-.НЕ 2 и 3 этой ячейки устанавливается значение "1", после чего на выходе ее элемента И-НЕ 6 значение "0" и, наконец, на выходе ее элемента И-НЕ 5 - значение

:"1". Последнее через выход 13 (i -t)-й ячейки 1 и вход 12 у --й ячейки 1, 1117712

1О доступив на вход элемента И-HE 5 последней, вызывает появление на его . выходе значения "0", если при этом на выходе 13 (f +1)-й ячейки 1, т.е. на выходе ее элемента И-НЕ P,èìeåòся значение "!", которое через

Ф вход 16 -й ячейки 1 поступает на вход элемента И-НЕ 5 последней. Таким образом 1 -я ячейка 1 оказывается в состоянии "101010" или

"011010" и может передать информацию в (.л +1)-ю ячейку 1. При этом значение "0" с выхода элемента 5

1 -й ячейки 1 поступает через ее выход 13 на вход 16 (-1) -й ячей- 15 ки 1, где блокирует возможность появления значения "0" на выходе элемента И-НЕ 5 последней (т.е. возможность следующей записи информации в < -ю ячейку 1), до того, 20 как информация из 1 -й ячейки 1 будет переписана в (1 +1)-ю ячейку 1.

Состояние "11" входов 17, 18 регистра соответствует отсутствию информации, состояние "01" и "10" — 25 наличию единицы и нуля соответственно. Значение "0" на входе 19 регистра разрешает прием информации с его входов 17, 18 и должно устанавливаться не раньше, чем ус- 30 тановятся состояния "01" или "10" этих входов. Значение "0" на выходе

23 регистра является "квитанцией" о приеме регистром информации. По этой квитанции на входе 19 регистра может быть установлено значение

"1", а на входах 17, 18 — состоя, ние "11". Значение "1" на выходе 24 регистра разрешает установку значения . 0 на его входе 19, при усло- 40

1 вии, что на его выходе 23 также име; ется значение "1".

Состояние "11" выходов 20 и 21 регистра соответствует отсутствию информации состОяние 01 и 10 .45 единице и нулю в соответствии с номером последней ячейки регистра, состояние "00" на этих входах не возникает. Значение "0" на выходе 22 регистра разрешает считывание информации с его выходов 20 и 21 и устанавливается после появления состояний "01" или "10" на этих выходах. Значение "0" на входе 25 регистра является "квитанцией" о приеме инфор55 мации с его выходов. По этой квитанции на выходе 22 регистра устанавливается значение "1", а на выходах

20 и 21 — состояние "11". Значение

"1" на выходе 26 регистра разрешает установку значения "0" на его выходе 22, при условии, что на его входе 25 также имеется значение "1".

Функционирование регистра при " прохождении через него последовательности 10.. представлено временной диаграммой фиг.2. В исходном сос тоянии (такт Ф О) информация во всех ячейках регистра стерта. Диаграмма. построена в предположении, что задержки всех элементов регистра рав,и

1ны а . На входе 26 регистра, введенном в его состав для унификации входного и выходного интерфейса, зафиксировано значение "1", разрешающее изме,— нение значений на его выходе 22. По— этому значения на входе 26 регистра на диаграмме не приводятся.

Из временной диаграммы видно, что быстродействие регистра (время межцу последовательными записями информации в регистр) составляет 22 и (если очередная запись происходит в такте 9 17, то следующая может произойти не раньше, чем в такте У 39).

При этом минимальная длительность сигнала на входе 19 регистра (значение

"0" на этом входе) составляет 7 соответственно интервал между сигналами на этом входе (т.е. значение

"1" на нем) составляет ..15. Для сигнала на входе 25 регистра эти .п п величины составляют 6 о и 16 с соответственно.

Из описания функционирования асинхронного регистра следует, что в процессе записи и последующего стирания информации в каждой его ячейке памяти все элементы переключаются последовательно, чем обеспечивается достоверное функционирование регистра при любых величинах задержек его элементов., Изобретение приводит к упрощению асинхронного регистра сдвига по сравнению с известным, так как используют . ся более простые (двух- и трехвходовые) элементы И-НЕ, чем в последнем, требующем для реализации пятивходовых элвментов И-НЕ. Оценивая сложность регистра числом (суммарным) входов элементов одной ячейки, получим соответственно 15 .у предлагаемого регистра, против 18 у известного, что подтверждает достижение пе,ставленной цели изобретения.

1117712

111771 2

%4

М

Ф

3Ф

° 4

Ф

1 йИ емажеюа

1117712

Составитель А.Дерюгин

Техред Т.Фанта Корректор А. Обручар

Редактор О.Бугир

Филиал ППП "Патент", г. Уагород, ул. Проектная, 4

Закаэ 7264/37 Тирам 574 . Подписное

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Иосква,. %-35, Раушская наб., д. 4/5