Матричное вычислительное устройство

 

МАТРИЧНОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее матрицу ячеек из N строк и N столбцов и дополнительный столбец из N ячеек, причем первый и второй входы п-й ячейки каждой строки матрицы (п 1,2, . .., N-1) подключены соответственно к первому и второму выходам (п+-1)-й ячейки этой же строки, третий вход каждойячейки матрицы, за исключением ячеек первой строки и N-ro столбца, подключен к третьему выходу ячейки предьщущей строки последующего столбца , четвертые входы ячеек первой строки матрицы подключены к входам операнда устройства, третьи выходы ячеек N-й строки матрицы являются выходами младших разрядов результа та устройства, четвертый вход каждой ячейки «-Й строки матрицы (м 2,3,...,N), ), за исключением (м-1)-й ячейки этой же строки, подключен к четвертому выходу ячейки предыдущей строки того же столбца,третьи выходь ячеек дополнительного стобца являются выходами старших разрядов результата, пятый вход т-й ячейки . Е-й строки матрицы (t U2,...N-3 т +3, Р +4,... N) подключен к пятому выходу (т-1)-й ячейки этой же строки, пятый выход -и ячейкиj-й с строки матрицы (j 3,4,...М; i 2,3,...j-1), подключен к пятому выходу

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

Q% (11) (у) G 06 F 7/38

ОПИСАНИЕ ИЗОБРЕТЕНИЯ, К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ CCCP

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3629796/24-24 (22) 29.07 ° 83 (46) 15.11.84. Бюл. М- 42 (72) С.А.Волощенко (53) 681.325(088.8) (56) 1. Карцев M.À., Брик В.А., Вычислительные системы и синхронная арифметика. М., "PBpHQ H cBH3h

1981, с. 238, рис . 5,4, 1 °

2. Авторское свидетельство СССР

М 10249 10 кл. G 06 F 7/52, 1982 ,(прототип . (54)(57) МАТРИЧНОЕ ВЫЧИСЛИТЕЛЬНОЕ

УСТРОЙСТВО, содержащее матрицу ячеек из N строк и М столбцов и дополнительный столбец из М ячеек, причем первый и второй входы р-й ячейки каждой строки матрицы (и = 1,2,..., И-1) подключены соответственно к первому и второму выходам (р+1)-й ячейки этой же строки, третий вход каждой ячейки матрицы, за исключением ячеек первой строки и N --го столбца, Подключен к третьему выходу ячейки предыдущей строки последующего столбца, четвертые входы ячеек первой строки матрицы подключены к входам операнда устройства, третьи выходы ячеек Й-й строки матрицы являются выходами младших разрядов результа та устройства, четвертый вход каждой ячейки м-й строки матрицы (м =

2,.3,. .,N), ), за исключением (м-1)-й ячейки этой же строки, подключен к четвертому выходу ячейки предыдущей строки тогоже столбца, третьи выходы ячеек дополнительного стобца являются выходами старших разрядов результата, пятый вход г-й ячейки ..

g-й строки матрицы (9 = 1,2,...М-3 т = Е +3, Е +4,... К ) подключен к тому выходу (т-1)-й ячейки этой же строки, пятый выход -й ячейки 1-й с строки матрицы (1 = 3,4,...й;

2, 3,... j-1), подключен к пятому выходу (i-1)-й ячейки этой же строки, пятый выход р-й ячейки п-й строки матрицы подключен к пятому выходу (р+1)-й ячейки этой же строки матрицы, причем каждая ячейка содержит одноразрядный сумматор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, пятый вход ячейки соединен с пятым выходом я ейки и первым входом элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом элемента И, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соеди1ьен с первым входом сумматора, второй вход, выход суммы, вход перено.са и выход переноса которого соединены соответственно с третьим входом, :третьим выходом,первым входоми первым выходом ячейки, первый вход элемента И соединен с вторым входом и вторым выхо:дом ячейки, второй вход элемента И соединен с четвертым входом и четвертым выходом ячейки, о т л-и ч а ю щ е ес я тем,.что, с целью расширения функциональных возможностей sa счет реализации операций извлечения квадратного корня и С=СО+ А В, оно содержит столбец из М управляющих узлов, причем первый вход р-й ячейки дополнительного столбца матрицы подключен к первому выходу р-й ячейки первого столбца матрицы (р=1,...,М), второй вход п-й ячейки дополнительного столбца подключен к первому выходу (n+1)-й ячейки этого же столбца и является выходом частного и корня устройства, первый, второй, третий и четвертый

11? 4 выходы р-го управляющего узла подключены соответственно к пятому входу р-й ячейки дополнительно столбца, пятому входу р-Й ячейки р-й строки, второму и первому входам р-Й ячейки ф-го столбца матрицы, первые входы управляющих узлов являются входом второго операнда устройства, четвертые входы ячеек дополнительного столбца, вторые и третьи входы управляющих узлов являются соответственно входами умножения, деления и извлечения квадратного корня устройства, третий вход первой ячейки дополнительного столбца, третьи входы ячеек йервой строки и N-го столбца матрицы являются входом третьего операнда устройства, четвертый вход у-го управля ющего узла подключен к первому выходу (м-1)-й ячейки дополнительного столбца матрицы, первый выход частного и корня устройства подключен к четвертому входу второго управляющего узла, пятый вход и пятый выход м-ro управляющего узла подключены соответственно к четвертому выходу (м-1)-й ячейки (м-1)-й строки матрицы и четвертому входу (м-1)-Й ячейки м-й строки матрицы, пятый вход первой ячейки м-й строки матрицы поключен к пятому выходу м-Й ячейки дополнительного столбца матрицы, пятый вход (к+2)-й ячейки к-й строки матрицы (к = 1 2,...,N-2) подключен к четвертому выходу к-ro управляющего узла, второй вход J4-й ячейки дополнительного столбца матрицы подключен к сиг284 налу нулевого уровня, четвертый вход первого управляющего узла подключен

g сигналу единичного уровня, третий вход м-Й ячейки дополнительного столбца подключен к третьему выходу пер" вой ячейки п-й строки матрицы, кроме того, управляющий узел содержит четыре элемента ИЛИ и четыре элемента

Й, причем первый вход управляющего узла соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с первыми входами первого и второго элементов И, вто рого элемента ИЛИ и вторым входом управляющего узла, третий вход которого соединен с первым входом третьего элемента И, третьим входом первого элемента ИЛИ, первым входом третьего элемента ИЛИ и вторым входом второго элемента ИЛИ, выход которого соединен с первым входом чет,вертого элемента И, второй вход которого соединен с вторыми входами первого, второго и третьего элементов И и четвертым входом управляющего. узла, выходы которого и третьего элементов И соединены соответственно с вторым входом третьего элемен. та ИЛИ и первым входом четвертого элемента ИЛИ, второй вход которого соединен с пятым входом управляющего узла, первый, второй, третий, четвертый и пятый выходы которого соединены соответственно с выходами четвертого элемента И, третьего элемента ИЛИ, первого элемента ИЛИ, первого элемента И и четвертого элемента ИЛИ.

1О

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычисли телях и быстродействующих ЭВМ для построения одиотактных многофункциональных матричных устройств.

Известно матричное устройство для выполнения деления двоичных чисел в прямых кодах, содержащее матрицу ячеек, каждая из которых включает одноразрядный сумматор. и элемент

ИСКЛЮЧАКЩЕЕ ИЛИ 1 1 ).

Недостаток данного устройства состоит в ограниченности функциональньк возможностей, так как устройство позволяет выполнять только деление.

Наиболее близким к изобретению по технической сущности является матричное вычислительное устройство, содержащее матрицу ячеек из N строк и М столбцов, дополнительную строку из

11 ячеек, группу элементов ИЛИ и три

rруппы элементов И, первый вход и-й ячейки каждой строки (и = 2 3, 1,N) подключен к первому выходу (у -1) и ячейки этой же строки, второй и третий входы м-Й ячейки каждой строки .(м 1,2,...,Й-1) соответственно под20

3 11242 ключены к второму и третьему выходу (м+ 1)-й ячейки этой же строки, чет зертый вход каждой ячейки каждой стефки, за исключением ячеек первой строки и hl-ro столбца, подключен к четвертому выходу ячейки предыдущей строки последующего столбца, третий вход каждой ячейки hl-го столбца подключен к первому выходу этой же ячейки, вторые входы ячеек первой строки соответственно подключены к входам первого операнда устройства, четвертые входы ячеек М-й строки являются выходами младших разрядов результата устройства, первый вход и-й ячейки дополнительной строки подключен к первому выходу (и-1)-й ячей- . ки этой же строки, второй вход и-й ячейки дополнительной строки подключен к четвертому выходу (л -1)-й ячейки первого столбца, третий вход м-й ячейки дополнительной строки подключен к третьему выходу (м+1)-й ячейки этой же строки, четвертый вход м-й ячейки .дополнительной строки соединен с третьим выходом м — и ячейки первого столбца.и с первым входом м-ro элемента И первой группы, выход которого соединен с первым входом (м+ 1)-й ячейки первого столб30 ца, третий и четвертый входы й-й ячейки дополнительной строки соединены соответственно с первым выходом этой же ячейки и третьим выходом М-й ячейки первого столбца, пятый вход м-й ячейки каждой строки подключен к пятому выходу (м+1)-й ячейки этой же строки, первые входы элементов

И второй и третьей групп, элементов

ИЛИ группы и вторые входы элементов

И первой группы подключены к первому управляющему входу устройства, вторые входы элементов ИЛИ группы подключены соответственно к вторым входам элементов И третьей группы и к входам старших разрядов второго опе- 45 ранда устройства, вторые входы элементов И второй группы подключены со ответственно к входам младших разрядов второго операнда устройства, четвертые выходы ячеек дополнительной 50 строки являются выходами старших разрядов результата устройства, первый и второй входы первой ячейки дополнительной строки подключены к входам нулевого сигнала, первый вход первой ячейки первой строки и пятый вход

М-й ячейки дополнительной строки подключены соответственно к первому и

84 4 второму управляющим входам устройства, четвертые входы ячеек первой строки и N -го столбца подключены соответственно к выходам соответствующих элементов И третьей и второй групп, пятые входы ячеек N-го столба подключены к выходам соответствующих элементов ИЛИ группы. Каждая ячейка известного устройства содержит одноразрядный сумматор, элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И 52 3.

Недостатком данного устройства яв.ляется ограниченность функциональных воэможностей, так как при данном наборе ячеек и связей между ними выполняются только две арифметические операции — деление и умножение двоичных чисел в прямых кодах.

Целью изобретения является расширение функциональных возможностей за счет реализации операций извлечения квадратного корня и С=Со+А В.Поставленная цель достигается тей, что матричное вычислительное устройство, содержащее матрицу ячеек из

N строк и 8 столбцов, дополнительный столбец из N ячеек, причем первый и . второй входы и-й ячейки каждой строки матрицы (п = 1,2,...,М-1) соответственно подключены к первому и второму выходам (п+1)-й ячейки этой же строки, третий вход каждой ячейки матрицы, sa исключением ячеек первой строки и N-го столбца, подключен к третьему выходу ячейки предыдущей строки последующего столбца, четвертые входы ячеек первой строки матрицы подключены к входам операнда устройства, третьи выходы ячеек

N-й строки являются выходами младших разрядов результата устройства, четвертый вход каждой ячейки м-Й строки матрицы (м = 2,3,...,М), за исключением (м-1)-й ячейки этой же строки, подключен к четвертому выходу ячейки предыдущей строки того же столбца, третьи выходы ячеек дополнительного столбца являются выходами старших разрядов результата, пятый вход т-й ячейки 0 -й строки матрицы (Й = 1,2,...,й-3 т = 0+3, 0+4, й) подключен к пятому выходу (т-1) -й ячейки этой же строки, asтый вход i-й ячейки ) -й строки мат. рицы ()=3,4,...,К, j= 2,3,..., j-1), подключен к пятому выходу (1-1)-й ячейки этой же строки, пятый выход и-й ячейки и-й строки матрицы под1124284 ключен к пятому выходу (4+1)-й ячей ки этой же строки матрицы, причем каждая ячейка содержит одноразрядный сумматор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, пятый вход ячейки соеди- 5

:нен с пятым вьиодом ячейки и первым входом элемента ИСКПЮЧАЮЩЕЕ KIH, второй вход которого соединен с вы;ходом элемента И, выход элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым входом сумматора, второй вход, выход суммы, вход переноса и вьиод переноса которого соединены соответственно с третьим входом, третьим вы- . ходом» первым входом и первым выхо1дом ячейки, первый вход элемента И 1 соединен с вторым входом и вторым выходом ячейки, второй вход элемента И соединен с четвертым входом и четвертым выходом ячейки, содержит стол- 20 бец из И управляющих .узлов, причем первый вход р-й ячейки дополнительного столбца матрицы подключен к первому выходу р-й ячейки первого столбца матрицы (р = 1,2,...,М), второй вход 25 и-й ячейки дополнительного столбца подключен к первому вьиоду (и+1 )-й ячейки этого же столбца и является выходом частного и корня устройства, первый, второй, третий и четвертый ЗО выходы р ro управляющего узла подключены соответственно к пятому входу р-й ячейки дополнительного столбца, пятому входу р-й ячейки р-й строки, второму и первому входам р-й ячей35 ки N-го столбца матрицы, первые входы управляющих узлов являются входом второго операнда устройства, четвертые входы ячеек дополнительного столбца, вторые и третьи входы управляющих 4 узлов являются соответственно входами умножения, деления и извлечения квадрата корня устройства, третий вход первой ячейки дополнительного столбца, третьи входы ячеек первой строки и К-ro столбца матрицы являются входом третьего операнда устройства, четвертый вход м-го управляющего узла подключен к первому вьиоду (м-1)-ой ячейки дополнительного столбца матрицы, первый выход частного и корня устройства подключен к четвертому вхоДу второго управляющего узла, пятый вход и пятый выход м-ro управляницего узла подключены соответст55 венно к четвертому выходу (и-1)-й . ячейки (м-1)-й строки матрицы и четвертому входу (м-1)-й ячейки м-й строки матрицы, пятый вход первой ячейки м-й строки матрицы подключен к пятому выходу м-й ячейки дополнительного столбца матрицы, пятый вход (к+2)-й ячейки к-й строки матрицы (к=1,2,.....,N-2) подключен к четвертому вьиоДу к-ro управляющего узла, третий вход м-й ячейки дополнительного столбца подключен к третьему выходу первой ячейки п-й строки матрицы, второй вход М-й ячейки дополнительного стодбца матрицы подключен к сигналу нулевого уровня, четвертый вход первого управляющего узла подключен к сигналу единичного уровня, кроме того,управляниций узел содеркит четыре элемента ИЛИ, четыре элемента

И, причем первый вход управляющего узла соединен с первым входом первого элемента ИЛИ, второй вход котоого соединен с первыми входами пер ого и второго. элементов И, второгоэлемента ИЛИ и вторым входом управляющего узла, третий вход которого соединен с первым входом третьего элемента И, третим входом первого элемента ИЛИ, первым входом третьего элемента ИЛИ и вторым входом второго элемента ИЛИ, выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с вторыми входами первого, второго и третьего элементов И и четвертым входом управляющего узла, выходы второго и третьего элементов .

И соединены соответственно с вторым входом третьего элемента ИЛИ и первым входом четвертого элемента ИЛИ, второй вход которого соединен с пятым входом управляющего узла, первый, второй, третий, четвертый и пятый выходы которого соединены соответственно с выходами четвертого элемента И, третьего элемента ИЛИ, первого элемента ИЛИ, первого элемента И и четвертого элемента ИЛИ.

На фиг. 1 приведена структурная схема матричного вычислительного устройства (при 8-4); на фиг. 2 — функциональная схема ячейки, на фиг. 3функциональная схема управляющего узла .

Матричное вычислительное,ус тройство содержит ячейки 1 (ячейки дополнительного столбца отмечены позицией

1.1, а ячейки матрицы, предварительно разбитые на группы для выполнения операции извлечения квадратного корня, отмечены позициями 1.2, 1.3, и

1124284 состояние входов управления и назначение группы информационных входов устройства при выполнении различных операций.

Табл и ца 1

Входы управления

Операция

T 1

6 7 8

1 0 0

Умножение

1 0 0

С Се+А В

0 1. 0 Деление

Извлечение кор20 ня.

0 0

t Таблица 2) Группа выходов

9 10 11

Операция

Группа входов

1 l

3 . 4 5

Произведение

Умножение

Код нулей Множи- Множи00000000 мое тель

Множи- Множимое тель

Деление

Делимое Делитель — Частное

Оста-ток

Извлечение корня

Корень

Подкорен- Код ное выра- 0000 жение

Остаток входе 6 необходим для организации цепи распространения переносов между ячейками 1.1 дополнительного столбца.

При умножении на входы 3 подают нулевой код, а при вычислении функции С=

С +A  — код, соответствукиций слагаемому f a °

Умножение А на В вьполняется начиная со старших разрядов мнсшсителя.

Произведение формируется на выходах

10 (старшие разряды) и выходах 11 устройства (младшие разряды), старший разряд при вычислении функции С

С +А В формируется на первом выходе 9.

При делении на входы 3 подают 25 разрядов делимого, а иа входц 4-М разрядов делителя. Нулевые сигналы н1к

1.4), управляющие 2 узлы, входы 3-5, операндов устройства, вход 6 умножения, вход 7 деления, вход 8 извлечения корня устройства, выходы 9 частного и корня, выходы старших 10 и младших 11 разрядов результата, вход

12 сигнала единичного уровня и вход

13 сигнала нулевого уровня.

Ячейка 1 содержит элемент И 14, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 15, одноразрядный сумматор 16, входы 17-21, выходы 22-26.

Управляющий узел содержит элементы ИЛИ 27-30, элементы И 31-34, входы 35,36, выходы 37-41, входы 42-44.

Матричное вычислительное устройство работает следующим образом.

Работа матричного вычислительного устройства, поясняется табл. 1 и 2, в которых отражено соответственно

С = Сс, + А" В Код Со

При умнсвкении и вычислении С

Со+А В элементы ИСКЛЮЧАЮЩЕЕ ИЛИ всех ячеек 1 устройства настраивают на ло45 гическо повторение. Для этого на вход

17 каждой ячейки 1 подают нулевые сигналы, которые формируются на первых, вторых и четвертых выходах соответствующих управляющих узлов.

На входы 4 устройства подают и раз50 рядов мнсикимого А, а на входы 5- М разрядов множителя В. Разряды множителя В через элементы ИЛИ 29 и третьи входы 39 управляккцнх узлов посту" пают на входы элементов И 14 ячеек

1 соответствующих строк матрицы и да лее участвуют в формировании частичных произведений. Единичные сигнал на

Значение С = С + А В

1124284 входах 6 ячеек дополнительного столбца обрывают цепь распространения переносов между этими ячейками, а единичные сигналы на третьем выходе 39 управляющих узлов 2 настраивают соот- 5 ветствующие элементы И 19 всех ячеек

Матрицы на логическое повторение.

В связи с тем, что на входе 6 первой ячейки дополнительного столбца нулевой.сигнал, делимое по отношению к делителю вступает в операцию предварительно сдвинутым на один разряд влево. При этом делимое должно быть меньше делителя.

Так как на четвертом входе 35 15 первого управляющего узла 2 единичный сигнал, то в первой строке устройства из сдвинутого делимого вычитается делитель.. Это обеспечивается тем, что на входы 17 ячеек этой строки 20 подают. единичные сигналы, формируемые на первом, втором.и четвертом выходах первого управляющего узла. В дальнейшем операция выполняется по алгоритМу без восстановления остатка. Вычи- 25 танию из очередного остатка делителя соответствует суммирование дополнительного кода делителя. При этом единичный (нулевой) сигнал на одном

Из выходов 9 свидетельствует о поло- 30 жительном (отрицательном) текущем остатке1 тогда на первом, втором и четвертом выходах соответствующего управляющего узла 2 форьжруется единичный (нулевой) сигнал, и в сле- 35 дующей строке осуществляется вычитание (суммирование) из текущего остатка делителя.

Частное N разрядов формируется

40 на выходах 9 устройства.

При извлечении квадратного корня на вход самого старшего разряда входов 3 устройства подают нулевой сигнал, а на остальные входы 3(2Й-1)

45 разрядный код мантиссы подкоренного выражения. На входах 4 должен быть нулевой код.

Так же, как и при делении, нулевые сигналы на входах 6 ячеек дополнительного столбца обрывают цепи рас- 5

50 пространения переносов между этими ячейками, а единичные сигналы на вто" рых входах 18 ячеек матрицы настраивают элементы И 14 этих ячеек на логическое повторение. Кроме того, нулевым сигналом на четвертом выходе

40 первых N-2 управляющих узлов ячейки 1.4 матрицы полностью настраивают10 ся на логическое повторение, т.е. все выходы этих ячеек повторяют состояние соответствующих информационнык входов. В вычислительном процессе участвуют лишь ячейки 1.1, 1.2 и 1.3, ячейки 1.4 передают коды с входов 3 устройства на входы соответствующих ячеек 1.3.

Так как на четвертом входе первого управляющего узла единичный сигнал, то в первой строке устройства код

ОС„С (где С„C — два старших разряда подкоренного вйражения) суммируется с кодом "1 11". В результате этого опЫ делается перяая цифра корня 2, Кор

1 торая формируется на выходе 9 подключенного к выходу первой ячейки до— полнительного столбца, и первый остаток, формируемый на выходах ячеек

1.1 и 1.3 первой строки устройства.

Во второй строке устройства к сдвинутому на один разряд первому остатку присоединяются справа на две следующие цифры подкоренного выражения.

Сформированный таким образом код суммируется с другим кодом, также образованным из двух частей. Первая часть равна поразрядной операции ИСКЛ10ЧАЮЩЕЕ ИЛИ цифры Z ñ кодом 0Z è формируется в ячейках 1. l и 1.2 второй строки устройства, а вторая равна коду " 11" и формируется в ячейках

1.3 этой же строки. В результате этого определяется вторая цифра корня, которая формируется на выходе 9 подключенного к выходу второй ячейки дополнительного столбца.

В дальнейшем операция. извлечения квадратного корня осуществляется по алгоритму без восстановления остатка. При этом в каждой 1-й строке устройства к очередному, сдвинутому на разряд остатку добавляются справа две следующие цифры подкоренного выражения С „С „, и получаемый таким образом код суммируется с кодом Z„(Ý (0Z,,...Z;) ° 11 (где(+) — знак операции поразрядного ИСКЛЮЧАЮЩЕГО ИЛИ, а точка означает присоединение справа кода "11") . При этом действие Z; (9 О осуществляется на элементах ИСКПЮЧАНМЦЕЕ

ИЛИ ячеек l.1, а действия 7„Я(Z; ° ° °

2;) осуществляется на элементах

ИСКЛЮЧАКЗЦЕЕ ИЛИ ячеек 1.2. Код "11" формируется на выходах элементов

ИСКЛЮЧА10ЦЕЕ ИЛИ ячеек 1е3.

В отличии от действий в предыдущих строках в М-й строке устройства

1124284

12 предпоследний остаток, объединенный с последней цифрой корня, суммируется с кодом2 9(02„...Е„„) 1. При извлечении квадратного корня пятые выходы

41 управляющих узлов 2 повторяют 5 состояние четвертых входов 35 этих же узлов. Результат операции извлечения квадратного корня в Я разрядов формируется на выходах 9 устройства.

Таким образом, за счет незначительного увеличения оборудования, главным образом в управляющих узлах, и при неизменном составе ячеек расширяются функциональные возмакности устройства.

1124284

О

Составитель А.Клюев

Редактор И.Швццкая Техред М.Надь

Корректор М.Максимишинец

Филиал ППП"Патент", г. Ужгород, ул . Ппоектная, 4

Заказ 8280/37 Тираж 698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наю., д. 4/5