Преобразователь двоично-к-ичного кода в двоичный код

 

ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО-kИЧНОГО КОДА В ДВОИЧНЫЙ КОД, содержащий группу разрядных счетчиков, генератор импульсов, группу элементов И, группу триггеров состояния, формирователь эквивалента и накопи телышй сумматор, вьЬсоды которого являются выходами преобразователя, а входы соединены с соответствующими выходами формирователя эквивалента, первая группа входов которого соединена с выходами соответствующих триггеров состояния группы и с первыми входами соответствующих элементов И группы , выходы которых соединены с счетными входами -счетчиков соответствующих разрядов, кроме счетчика младшего разряда группы, о тличающ и и с я тем, что с целью повышения быстродействия, в него введена груйпа дешифраторов нуля, а формирователь эквивалента содержит дешифратор и шифратор, первая группа входов которого соединена с соответствующими выходами дешифратора, а вторая группа входов шифратора соединена с второй группой входов формирователя эквивалента и с соответствующими выходами счетчика младшего разряда группы , разрядные выходы всех разрядных счетчиков, кроме счетчика младшего разряда группы, соединены с входами дешифраторов нуля группы, выходы которых соединены с синхровходами соответствующих триперов состояния групW пы, Б-входы которых соединены с пряС мым выходом генератора импульсов, прямой задержанный выход которого с е соединен с синхровходом накопительного сумматора, а инверсный выход генератора и myльcoв соединен с вторыми входами элементов И группы, О) О) формационные входы разрядных счетчиков группы являются входами преобразователя , выходы шифраторам являются выходами формирователя эквивалента, а входы дешифратора являются первой группой входов формиров.ателя эквивалента .

g(59 G 06 F 5 02

О ПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTGPCHO5AV СВИД ТЕЛЬСТБУ (21) 3625669/24-24 (Z2) 21.07.83 (46) 30,11.84. Бюл,¹ 44 (72) А.И.Слобожанин (53) 68 f . 325 (088. 8) 1-ОСУДА Ста н1П 1й НОМИтат ССОР

ПО ДЕЛАМ ИЗОВ КтН-1ИЙ И ОтКЕЫТИй (563 1. Орнатский П.П. Автоматические измерения и приборы. Киев, "Высшая школа", 1980, с.273, рис.19.

2. Авторское свидетельство СССР по заявке ¹ 3518613/24,кл. 6 06 Р 5/02>

1982 (прототип). (54)(57) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО- 4 — .

ИЧНОГО КОДА В ДВОИЧНЫЙ КОД, содержащий группу разрядных счетчиков, генератор импульсов, группу элементов И, группу триггеров состояния, формирователь эквивалента и накопи тельный сумматор,вйходы которого являются выходами греобразователя, а входы соединены с соответствующими выходами формирователя эквивалента„ первая группа входов которого соединена с выходами соответствующих триг— герон состояния группы и с первыми входами соответствующих элементов И группы, выходы которых соединены с счетными входами счетчиков соответствующих разрядов, кроме счетчика младшего разряда группы, о т л и ч а ю— шийся тем, что с целью повышения быстродействия, в него введена груп па дешифраторов нуля, а формирователь эквивалента содержит дешифратор и шифратор, первая группа входов которого соедннена с соответствующими выходами дешифратора, а вторая группа входов шифратора соединена с второй группой входов формирователя эквивалента и с соответствующими выходами счетчика младшего разряда группы, разрядные выходы всех разрядных счетчиков, кроме счетчика младшего разряда группы, соединены с. входами дешифраторов нуля группы, выходы которых соединены с синхровходами соот- g а ветствующих триггеров. состояния группы, 3 входы которых соединены с прямым выходом генератора импульсов, прямой задержанный выход которого соединен с синхровхадом накопительно и го сумматора, а инверсный выход генератора импульсов соединен с вторыми входами элементов И группы, информационные входы разрядных счетчи- ф ков группы являются входами преобра- фф зователя, выходы шифратора являются фф выходами формирователя эквивалента, а входы дешифратора являются первой группой входов формирователя эквивалента, соединены с счетными входами счетчиков соответствующих разрядов, кроме счетчика младшего разряда группы, введена группа дешифраторов нуля, а формирователь эквивалента содержит дешифратор и шифратор, первая группа входов которого соединена с соответствующими выходами дешифратора, а вторая группа входов шифратора соединена с второй группой входов формирователя эквивалента и соответствующими выходамй счетчика младшего разряда группы, разрядные выходы всех разрядных счетчиков, кроме счетчика младшего разряда груп11ь1, соединены с входами ,цешифраторов нуля группы, выходы которых соединень1 с синхровходами соответствующих триггеров состояния группы,11 -входы которых соединень1 с прямым выходом генератора импульсов, прямой задержанный вь1ход которого со..динен с..синхровходом накопительного сумматора, а инверсный выход генератора импульсов соединен с вторыми входами элементов И группы, информационные входы разрядных счетчиков группы являются входами преобразоВателя, выходы шифратора являются выходами формирователя эквивалента, а входы дешифратора являются первой группой входов формирователя эквивалента.

На чертеже приведена блок-схема предлагаемого устройства, для К=12, ;,и =3, где и†число K- è÷íû разрядов.

Преобразователь двоично-К-ичного кода в двоичный код содержит Группу разрядных счетчиков 1, генератор

2 чмпульсов, содержащий прямой П, прямой задеу>жанный ПЗ и инверсный, И выходы, группу триггеров 3 (текущего) состояния, формирователь А эквивалечтз, комбинационный двоичный сумматор 5 и регистр 6 результата, грлтпу элементов И 7 и группу дешифра РОров нуля 8

В предлв аемом устройстве формирователь 4 экзивале11та .выполнен в виде последовательно соедине111в-1х дешифратора 9 и шифратора 10 и в конкретпсм:.п1учае реализует функцию:

5 =112 .С1; 144 Сд -11728 С где С... С,, С„ — значения оазрядов

;1 -

ДВОИЯНОГO КОДа СОС тояния.

Еомби11ационный сумматор 5 и ре.гистр 6 результата в ОВОеу11ЯОсти

1 1126 46

Изобретение относится к вычисли; тельной технике, а именно к устройствам преобразования и кодирования информации и может быть использовано в специализированных цифровых системах измерения, обработки и передачи информации.

Известен преобразователь двоично,1<-ичного кода, основанный иа параллельном счете двоично-К-ичного счетчика на сложение, содержащий группы двоичных разрядов реверсивного двоич1 но-К-ичного счетчика, схему сравне-. ния и генератор импульсов 1 1.

Недостатками известного устрой15 ства являются низкое быстродействие (время преобразования зависит от величины преобразуемого кода и максимально может быть равно двум тактам и отсутствие возможности введения поправок в двоиЧном коде, Наиболее близким к предлагаемому является преобразователь непозиционного кода в двоичный код, содержащий группу разрядных счетчиков, генератор импульсов, группу элемен тов И, группу триггеров состояния, группу элементов И, формирователь эквивалентов и накопительный сумматор, входы которого соединены с

30 выходами формирователя эквивалентов,,входы которого соединены с выходами триггеров сОстОяния I pyrrrIbI, a выходы элементов И группы соедине" ны с счетными входами разрядных счетчиков группы 12 1, 3»

Недостаток данного преобразователя — относительно низкое быстродействие, связанное с последовательным способом преобразования отдельных k-ичных разрядов.

Цель изобретения — повышение быс.тродействия преобразователя.

Поставленная цель,цостигается тем, что в преобразователь двоичноg-H÷íoão кода в двои 1ный код, содер-: 1 жащий группу разрядных счетчиков, генератор импульсов, гру11пу элемен тов И, группу триггеров состояния, формирователь эквивалента и накопитвльны11 сумматор, выходы котброго 511 являЮтcII Bbl_#_0 JG1 I преобр11зователя, а входы соед11нены с соответствующими выходами формирователя зквивален" та пврва1! Г11уппа вхОдов которОго соединена с BBIõoäàèè соответствую- 55

ЩИХ TPHI ÃBIPOÂ СОСТОЛПИЯ ГРУППЫ И С первыми входами соответствующих элементов И группы,. выходы которых

Двоичный код слагаемоФУ пп

Двоичный код состоя

Десятичный код алагаеro мого ния

3 1126 накопительный сумматор образуют

11.

Цепи управления, инициирования и сброса на чертеже не показаны.

Так как о=3, то диапазон измене5 ния входного кода 0 — (12 †1 ). Код состояния двоична-12-ичного счетчи" ка имеет 2 .=8 значений от 000 до 111, каждый из .a=3 разрядов которого сбответствует на3тичию (1 ) или отсут,уб ствию (О )информации в каждой иэ трех старших групп разрядов двоич- . на-12-ичного счетчика. Формирователь

4 преобразует двоичный код состояния (для п=3) в двоичный ко слагаеМого, согласно следующей таблицы (младшие разряды двоичного кода справа) .

946 Я на инверсном выходе генератора 2, на инверсных выходах триггеров 3 состояния группы и выходах элементов И 7 группы — высокий уровень.

Запись единицы счета в счетчик 1, сложение в сумматоре 5, а также запись информации в триггеры 3 састалния группы производятся перепадом 01, индикация перепасав в счетчике 1 и запись информации в регис .р б результата производится перепадом 10.

С приходам переднего фронта первого положительного импульса с. прямого выхода генератора 2 код состояния триггеров 3 не изменится. На выходах элементов И 7 и вычитающих входах счетчика 1 — низкий уровень.

Код состояния 111 поступает на в.:оды формирователя 5 и преобразуется в двоичный код числа 1884. Поступая с прямого задержанного выхода генератора 2, передний фронт первого положительного импульса разрешит сложение чисел О и 1884, а задний фронт этого же импульса произведет перезапись информации с выходов сум"

1 000

00000001100 35

144 00010010000

156 00010011100

1728 11011000000

1740 11011001100 фронт этого же импульса произведет

1872 11101010000 45 перезапись результата суммирования

1884 11) 01011100

Устройство работает следующим об- 50 разом.

Пусть требуется преобразовать, входной двоична-12-ичный код числе o=10О1 0010 0011 1000=9 .1728+2 -144+

+3 12+8 =1 5552-+288+36+8 =1 5884 ..%5

В исходном состоянии регистр б результата обнулен, на прямом выходе генератора 2 — низкий уровень", 2 001

3 010

4 011

5 100 б 101

7 110

8 111

Трансляция 4

+ двоичных разрядов младшей группы разрядов двоична-12ичного кода. матора 5 в регистр б результата, установив на вторых суммирующих входах сумматора 5 двоичное значение числа 1884. С приходам заднего фронта первого отрицательного импульса с инверсного выхода генератора 2 па положительному перепаду,, на выходах элементов И 7 в счетчике .1 установит я чс-сло о „=10000001 0010 1000 =

=14000, "..е. содержимое старших групп разрядов счетчика 1 одповременна уменьшается на единицу. С приходам второго имгульса код состояния не изменится, la выходах фармиравател>. 4 — двоичный кад числа 1884.

Пер дний фронт второго задержанного положительного импульса разрешит сложение чисел 1884 и 1884, а задний в регистр 6 результата, установив на вторых суммирующих входах сумматора 5 двоичное значение числа 3768.

Задний фронт второго отрицательнага импульса установит в, счетчике 1 число

dg=01I i 0000 0001 1000=121 6

С приходом переднега фронта третьего отрицательнага импульса, положительный импульс переноса с выхода групп разрядов 1> счетчика 1 изменяет код состояния на 101, следовательно на выходах формирователя 4

1126946

5 двоичный код числа 1/49. Передний фронт третьего задержанного положительного импульса разрешит сложение чисел 3768 и 1740, а задний фронт этого же импульса установит на вторых суммирующих входах сумматора 5 двоичное значение. числа 5508.

Задний фронт третьего отрицательного импульса проходит на вычитающие входы групп разрядов 1< и 1+ счетчика

1 в соответствии с кодом состояния и устанавливает в счетчике 1 число, 4з 0110 0000 0000 1000=10376

С приходом последующих шести импульсов в соответствии с кодом состояния 100 в сумматоре 5 производится последовательное суммирование слагаемых 1728 в двоичном коде, а в старшей группе 1 счетчика 1 последовательное вычитание шести 7,0 импул ь со в.

Таким .образом

4> 0000 0ОО0 6000 1000-=8

В регистре 6 результата после 9 импульсов (циклов преобразования установится двоичный код числа

15876. С приходом переднего фронта десятого отрицательного импульса устанавливается код состояния GOO. В этом случае формирователь 4 эквивалента транслирует разрядный двоич- " ный код младшей группы разряцов 1.„ счетчика 1 на соответствующие четыре первых суммирующих входа сумматора 5. Передний фронт десятого задержанного положительного импульса разрешит сложение чисел 15876 и 8 а задний фронт 3 этого же импульса устанавливает двоичный код числ-.

15884 на выходах устройства. На этом л7 процесс преобразования заканчивается.

Перед каждым следующим преобразованием необходимо обнулять регистр

6 результата и счетчик 1, fg

Наличие двоично 1?-ичного ревер сивного счетчика обеспечивает возможность работы в счетном режиме и введения поправок в унитарном коце, В предлагаемом устройстве возможно прямое введени"-. поправки в двоичном коде. Для этого достаточно подклочцть элементы ИЛИ, коли ество которы . соответствует разрядности кода поправки первыми входами к выходам формирователя 4 эквивалента, а выходами — к первым информационным входам сумматора 5, Вторые входы элементов ИЛИ являются входами соответствующих разрядов двоичного кода поправки. В соответствии со знаком кода поправки устанавливают знаковый режим сумматора 5 и в регистре 6 результата по заднему фронту импу .ьса ввода поправки зафиксируется сумма или разпость преобразованного числа и поправки, Быстродействие предлагаемого устройства не заьисит от разрядности преобразуемого кода и определяется не,лее К тактами преобразования (в нашем случае 1 2, тогда как время преобра." ования прототипа зависит от величины преобразуемого кода). ак, для 3 =15884=i001 0010 0011 1000 йремя преобразования в предлагаемом устройстве составляет 10 тактов, а в прототипе 22 такта.

Предлагаемое устройство по быстродействию превосходит известные устройства последовательного преобразования (в том числе и машинные 1 и у тупает лишь устройствам прямог": преобразов"-;íèÿ, являясь проще последних по аппаратурной и алгоритмической реализации.!

126946

Составитель И.Аршавский

Редактор А.Ревин Техред С.Мигунова Корректор E.Ñèpîõèàê

Заказ В693/37 Тираж 698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1!3035, Москва, Ж-35, Раушская наб., д. 4 5

Филиал ППП "Патент", г,Ужгород, ул.Проектная, 4